2024-03-29T02:04:33Zhttps://eprints.lib.hokudai.ac.jp/dspace-oai/requestoai:eprints.lib.hokudai.ac.jp:2115/413092019-03-18T09:51:40Zhdl_2115_40309hdl_2115_40231hdl_2115_139集積回路の最適設計法について : MOS4素子メモリの最適設計Optimization of IC : Optimization of MOS 4-Transistor Memory阿久津, 孝雄下野, 哲雄小川, 吉彦黒部, 貞一500北海道大学Departmental Bulletin Paperapplication/pdfhttp://hdl.handle.net/2115/41309https://eprints.lib.hokudai.ac.jp/dspace/bitstream/2115/41309/1/77_79-90.pdf0385-602XAN00230223北海道大學工學部研究報告7779891975-10-04jpnpublisher