



Title	パターン依存酸化法と再酸化で作製したシリコンマルチ結合量子ドットに関する研究
Author(s)	内田, 貴史
Citation	北海道大学. 博士(工学) 甲第12626号
Issue Date	2017-03-23
DOI	10.14943/doctoral.k12626
Doc URL	http://hdl.handle.net/2115/65485
Type	theses (doctoral)
File Information	Takafumi_Uchida.pdf



[Instructions for use](#)

博士論文

パターン依存酸化法と再酸化で作製した
シリコンマルチ結合量子ドットに関する研究

Silicon multiple-coupled-quantum dots
fabricated by pattern-dependent oxidation and additional oxidation

北海道大学大学院情報科学研究科

内田 貴史

目次

第1章 序章

第1節	はじめに	3
第2節	研究背景	3
第3節	単電子トランジスタ	5
第4節	二重結合量子ドット	10
第5節	結合量子ドットの応用	13
第6節	これまでの結合量子ドットに関する研究	17
第7節	研究目的	19
第8節	論文の構	20

第2章 パターン依存酸化で作製した単電子トランジスタの作製と評価

第1節	はじめに	21
第2節	パターン依存酸化(PADOX)法	22
第3節	デバイス作製と測定方法	23
第4節	2ゲート単電子トランジスタの評価方法	25
第5節	2ゲート単電子トランジスタの少数電子領域の評価	26
第6節	Excited state の評価	31
第7節	小括	34

第3章 パターン依存酸化と再酸化を用いたマルチ量子ドットの作製と二重量子ドットの評価

第1節	はじめに	35
第2節	パターン依存酸化法と再酸化を用いたマルチ量子ドットの作製	36
第3節	二重量子ドットのデバイス構造と評価方法	39
第4節	二重量子ドット安定電荷状態の評価	40
第5節	少数電子領域の量子ドット間結合の不規則な変化	47
第6節	小括	49

第4章 三重量子ドットの作製と評価

第1節	はじめに	51
第2節	三重量子ドットデバイスの構造と評価方法	52
第3節	三重量子ドットのゲート容量評価とドット形状の考察	54
第4節	小括	62

第5章 高集積化へ向けた三重量子ドットの評価

第1節	はじめに	63
第2節	高集積化三重量子ドットの特徴	64
第3節	シミュレーションによる高集積三重量子ドットの評価	65
第4節	同時スイープ法を用いた高集積三重量子ドットのゲート容量評価	67
第5節	微細化した三重量子ドットデバイスの作製と同時スイープ法の適応	69
第6節	小括	76

第6章 総括

第1章 序章

第1節 はじめに

この章では、はじめに本研究の背景について説明する。次に、単電子トランジスタ、二重量子ドットとその応用として期待されている量子ビットと単電子ポンプについて説明し、先行研究の結合量子ドットデバイスの作製法について説明する。最後に、本研究の目的と構成について説明する。

第2節 研究背景

現在のエレクトロニクスは CMOS (Complementary Metal Oxide Semiconductor) 技術の進歩により発展してきた。CMOS はこれまでムーアの法則^[1]に従い、トランジスタの微細化・集積化することで高機能化してきた。しかし、微細化に伴うリーク電流などの問題から、限界がきていると言われている。そこで、トランジスタに代わる新規デバイスが期待される。その新規デバイスのひとつに単電子トランジスタ^[2-5]がある、このデバイスは量子効果を利用し、電子1個を制御することができるため、サイズの微細化が可能で、低消費電力である。また、単電子トランジスタを応用した結合量子ドットデバイスは、各量子ドット中の電子数や電子スピンを制御することで量子ビット^[6]や単電子ポンプ^[7-9]などへの応用が期待されている。

量子ビットは、トランジスタのオンとオフ状態をそれぞれ 0 と 1 として情報処理してきた古典ビットとは異なり、 $|0\rangle$ と $|1\rangle$ の状態の重ね合わせ状態を用いる。つまり、 $|0\rangle$ と $|1\rangle$ が確率的に決まるので、1個の量子ビットで2つの情報を持つことができる。そして、 N 個の量子ビットでは 2^N の情報を処理できるので、量子ビットを多ビット化することで膨大な情報を高速で処理することができる。量子ビットの固体素子の研究の1つに半導体中の電子スピンを利用したスピン量子ビット^[10-14]がある。これは結合量子ドット中の電子スピンを制御し、アップスピンとダウンスピンの重ね合わせを用いるので、半導体中の電子スピンの緩和時間が非常に重要になってくる。そこで、近年スピン緩和時間の長いシリコンの同位体である質量数 28 のシリコンが注目され、電子スピンを制御に関する研究は数多くされている^[6]。しかし、スピン量子ビットでは、結合量子ドットの数を増やすことで多ビット化することができるが、多重結合量子ドットの作製法はまだ確立されていない。実用的なシリコン多重結合量子ドットの作製法が望まれる。

単電子ポンプは、単電子トランジスタのゲート電圧で電子 1 個を制御できるという特徴を利用することで単位時間に流れる電流を制御することができ、一定電流を生成することができる。この特性から、電流標準の実現に向けて研究されている。今日、電気は我々の生活に欠かせないものだが、電流の単位である 1 アンペアを正確に生成する方法が確立しておらず、量子ホール効果とジョセフソン効果を用いて生成した抵抗標準^[15]と電圧標準^[16-17]を利用し、オームの法則から間接的に電流標準を定義している。これまで、二重量子ドットデバイスに周波数 f の交流ゲート電圧を印加することで、 $I = ef$ の一定電流が生成できることが実験的に明らかにされている。電流標準として用いるには生成電流の大きさと精度が重要であるが、どちらも兼ね備えた素子は実現されていない。結合量子ドットを用いた単電子ポンプ^[18-19]では、結合量子ドットを並列化することで生成電流を大きくできる。しかし、電流精度が悪くなる要因としてコトンネリングや熱擾乱による電子トンネルなどがあり、これらを抑えるには超微小な多重結合量子ドットを作製することで解決できると考えられている。また、オフセットチャージや不純物もエラーの原因となるため、オフセットチャージによるドリフトが小さく不純物の少ないシリコン量子ドットが期待されている^[20-25]。つまり、高精度の電流生成が可能な単電子ポンプの実現には、スピン量子ビットの実現同様、シリコンの多重結合量子ドットの作製法の確立が望まれる。

第3節 単電子トランジスタ

単電子トランジスタは量子ドット中の電子を1個単位で制御できるので、幅広い応用が期待されている。ここでは、単電子トランジスタの動作原理の基礎である単電子トンネル、単電子トランジスタの動作原理、作製法について説明する。

●単電子トンネル

単電子トランジスタの動作原理で重要な単電子トンネル^[26-28]について考える。Fig. 1-1のような静電容量 C を持つ単一トンネル接合と直列に定電圧源が繋がった系を考える。このとき、電子1個がトンネルするとき静電エネルギー U が変化する。この変化量を ΔU 、素電荷を e 、トンネル前の電荷を Q とすると、 ΔU は以下の式で表される。

$$\Delta U = \frac{(Q-e)^2}{2C} - \frac{Q^2}{2C} = \frac{e}{C} \left(\frac{e}{2} - Q \right)$$

上式より、 $|Q| < e/2$ のときは $\Delta U > 0$ となりエネルギー的に損であるからトンネルは生じない。つまり、 $Q = CV$ から、 $-e/2C < V < e/2C$ の領域では電流が流れない。このように V が小さいとき、クーロン力により電子のトンネルが抑制される現象をクーロンブロッケードと呼ぶ。また、電子1個の帯電エネルギー（チャージングエネルギー） E_C は以下の式で表される。

$$E_C = \frac{e^2}{2C}$$

クーロンブロッケード現象を観測するにはいくつかの条件があり、まず E_C が熱エネルギー $k_B T$ よりも十分に大きくなければいけない。これは熱擾乱により電子がトンネルしてしまうためである。例えば、室温 ($T = 300 \text{ K}$) でクーロンブロッケード現象を観測するには、トンネル容量は $C < 3 \text{ aF}$ と非常に小さくしなければならない。次に、トンネル抵抗 R_T が量子化抵抗 $R_K = h/e^2 \cong 25.8 \text{ k}\Omega$ よりも大きくなければいけない。これは、トンネル抵抗が量子化抵抗より低いと電子のトンネル確率が大きくなり、電子がトンネルしてしまうためである。最後に、周辺回路の時定数 RC を考えると、 $RC \gg h/E_C$ でなければならない。これは、トンネル接合が非常に小さいために、配線容量による影響も無視できず、 RC が大きくなると帯電効果に影響を与えてしまうためである。以上がクーロンブロッケード現象を観測するための条件となる。この単電子トンネルを利用したデバイスの1つが単電子トランジスタである。




Fig. 1-1. 定電圧源を持つ単一トンネル接合の模式回路図

●単電子トランジスタの動作原理

単電子トランジスタ(Single-electron transistor: SET)は、ソースドレイン電極間に存在するクーロン島と呼ばれる量子ドットにゲート電極を取り付けた構造となっており、Fig. 1-2のような模式等価回路図で表される。ソースドレイン電極間にトンネル容量(C_1, C_2)を介して量子ドット(quantum dot: QD)が結合しており、ゲート電圧(V_G)ともゲート容量(C_G)を介して結合している。このとき、 V_G によって量子ドット中の電子数 N を制御することができる。ソースドレインのフェルミ準位間に、量子ドット中の離散化されたエネルギー準位が存在しない場合[Fig. 1-3(a)]は、クーロンブロッケード状態となり、電子のトンネルが抑制され電流が流れない。そして、(a)の状態から V_G を増加し、エネルギー準位がソースドレインのフェルミ準位間に存在するとき[Fig. 1-3(b)], 電子はソースからドレインに量子ドット中の離散エネルギー準位を介してトンネルすることができ電流が流れる。さらに V_G を増加すると、再びクーロンブロッケード状態になり電流が流れなくなる。これを繰り返すことで、ドレイン電流 I_D が振動する（クーロン振動）特性が得られる(Fig. 1-4)。ドレイン電圧 V_D が小さい時、電流ピークの間隔 ΔV_G は以下の式で表され、 C_G が小さい程ピーク間隔が広がる。

$$\Delta V_G = \frac{e}{C_G}$$

また、横軸 V_G 、縦軸 V_D としドレイン電流 I_D を等高線プロットすると Fig. 1-5 のように菱形状にクーロンブロッケード領域が見られる。これはクーロンダイヤモンド特性と呼ばれ、ダイヤモンドの4辺の境界線①-④は以下の式で表される。

$$-C_G V_G + (C_S + C_G) V_D + \frac{e}{2} = 0$$

$$-C_G V_G - C_D V_D + \frac{e}{2} = 0$$

$$C_G V_G - (C_S + C_D) V_D + \frac{e}{2} = 0$$

$$C_G V_G + C_D V_D + \frac{e}{2} = 0$$

この特性から単電子トランジスタの各容量 C_S , C_D , C_G を求めることができる。また、②と③の交点からドットのトータル容量 $C_\Sigma = C_S + C_D + C_G$ が求まる。単電子トランジスタの結合容量はドットの大きさ、非対称性などを議論する上で非常に重要なパラメーターである。




Fig. 1-2. 単電子トランジスタの模式等価回路図




Fig. 1-3. 単電子トランジスタのエネルギーダイヤグラム図. (a) クーロンブロッケード状態であり、電子のトンネルが抑制されている. (b) クーロンブロッケードが破けた状態であり、ドット中の離散エネルギー準位を介して電子がトンネルし、電流が流れる.




Fig. 1-4. クーロン振動特性の模式図. N は量子ドット中の電子数を示す.




Fig. 1-5. クーロンダイヤモンド特性の模式図. 青色の領域はクーロンブロック領域, 青線はクーロンダイヤモンドのエッジを示している.

●単電子トランジスタの作製手法

これまで、単電子トランジスタの作製手法は多く研究されており、金属の量子ドットを用いたものでは、アルミニウムを酸化アルミニウムのトンネルバリアで挟み込んだものが有名である^[29]。金属単電子トランジスタは、半導体で作製したものに比べ理想的な特性を示すため、基礎理論の研究で注目されてきた。しかし、動作温度を向上させるために極微小金属ナノドットを作製するのは非常に困難である。

近年では、簡易な金属量子ドットの作製手法として、金属のナノギャップの間に金属粒子を挟み込んで作製するものがある^[30-32]。この手法では、簡易で大量の単電子トランジスタが一度に作製できるというメリットがあり、金属粒子を小さくすることで室温動作も確認されている。しかし、オフセットチャージによる特性の不安定性や歩留まりの悪さなどの問題があり、実用化へ向けた課題は多い。

一方、半導体単電子トランジスタの作製法としては、二次元電子ガス(two dimensional electron gas: 2DEG)を用いたものが有名である。GaAs/AlGaAsなどのヘテロ接合に正の電圧を印加することで界面に二次元状に電子が湧く。そして、表面に複数の微細電極を取り付け、負の電圧を印加することで、電極直下には電子が存在できなくなり、トンネルバリアが形成できる^[33]。この手法では、ゲート電極の配置と印加電圧によってドットの大きさを制御できる。また、ゲート電極を増やすことでマルチ量子ドットの作製にも応用できる。

半導体量子ドットでは、金属とは異なり、ドット中の電子数を0まで減らすことができ、電子数が少ない状態を少数電子系と呼ぶ。2DEGで作製した人工原子^[34]を用いた実験では、量子ドット中の電子数によって、ゲート容量が増減するという結果が得られている。これは、対称性の良い量子ドットでは殻構造とフント則に従って電子が占有していくからである。また、磁場を印加することで電子スピン状態を変化することができるため、スピン量子ビットへの応用にも期待されている。

第4節 二重結合量子ドット

単電子トランジスタを応用し 2 つの量子ドットを直列結合した二重結合量子ドットデバイス^[35-36]は、様々な応用に期待されている。はじめに、二重結合量子ドットの基本特性について説明する。

Fig. 1-6 のよう直列に結合した 2 つの量子ドットに 2 つのゲート電極を取り付けた構造を考える。それぞれの量子ドット中の電子数を (M, N) とすると、2 つのゲート電圧 V_{G1}, V_{G2} を変化させた時の安定電荷状態は Fig. 1-7 のように示すことができる。ドット間の結合容量 C_2 の大きさによって特性が大きく変化する。これは以下のように説明することができる。QD1, QD2 のトータル容量を $C_{QD1} = C_1 + C_2 + C_{G1}$, $C_{QD2} = C_3 + C_2 + C_{G2}$ とすると、チャージングエネルギーは以下の式で表される。

$$E_{QD1} = \frac{e^2}{C_{QD1}} \left(\frac{1}{1 - \frac{C_2^2}{C_{QD1}C_{QD2}}} \right)$$

$$E_{QD2} = \frac{e^2}{C_{QD2}} \left(\frac{1}{1 - \frac{C_2^2}{C_{QD1}C_{QD2}}} \right)$$

$$E_{C2} = \frac{e^2}{C_2} \left(\frac{1}{\frac{C_{QD1}C_{QD2}}{C_2^2} - 1} \right)$$

このとき、 E_{QD1}, E_{QD2} は QD1, QD2 のチャージングエネルギーである。また、 E_{C2} はドット間の結合エネルギーであり、あるドットの電子数が変化した際の隣のドットのエネルギー変化を示す。また、電子数 M, N のときの QD1, QD2 の電気化学ポテンシャルを $\mu_{QD1}(M, N) = U(M, N) - U(M-1, N)$, $\mu_{QD2}(M, N) = U(M, N) - U(M, N-1)$ とすると、

$$\mu_{QD1}(M, N) = (M - \frac{1}{2})E_{QD1} + NE_{C2} - \frac{1}{e}(C_{G1}V_{G1}E_{QD1} + C_{G2}V_{G2}E_{C2})$$

$$\mu_{QD2}(M, N) = (N - \frac{1}{2})E_{QD2} + ME_{C1} - \frac{1}{e}(C_{G2}V_{G2}E_{QD2} + C_{G1}V_{G1}E_{C2})$$

となることから、結合容量 C_2 が 0 のときは、ドットは孤立状態になり $V_1(V_2)$ を増加した場合でも QD2(QD1)の状態は変化しないので、Fig. 1-7(a)のような安定電荷状態になり、 $V_S = V_D = 0$ V では、QD1, QD2 の離散エネルギー準位が揃った時に電子トンネルが生じ、電荷三重点（赤点）で電流が流れる。そして、 C_2 が増加すると Fig. 1-7(b)のような蜂の巣状（ハニカム構造）の安定電荷状態となる。電荷三重点の間隔を Fig. 1-8 のように ΔV_{G1}^{C2} , ΔV_{G2}^{C2} とすると、

$$\Delta V_{G1}^{C2} = \frac{eC_2}{C_{G1}C_{QD2}}$$

$$\Delta V_{G2}^{C2} = \frac{eC_2}{C_{G2}C_{QD1}}$$

であることから、 C_2 増加に伴い電荷三重点の間隔は広がる。また、ゲート容量 C_{G1} , C_{G2} は以下の式から求められる。

$$C_{G1} = \frac{e}{\Delta V_{G1}}$$

$$C_{G2} = \frac{e}{\Delta V_{G2}}$$

そして、 $C_2/C_{QD1(2)} \rightarrow 1$ の時は、 $\Delta V_{G1(2)} = \Delta V_{G1(2)}^{C2}$ となり、Fig. 1-7(c)で示すように平行に電荷三重点が現れ、単一量子ドットに 2 つのゲートを取付けたデバイスの特性に近づく。

二重結合量子ドットにおける安定電荷状態はゲート容量やドット間の結合容量を評価する上で非常に重要であり、マルチ量子ドットにおいても安定電荷状態から各ドットのパラメーターを評価することができる。




Fig. 1-6. 直列結合二重量子ドットの模式回路図。




Fig. 1-7. 二重量子ドットの安定電荷状態の模式図. ドット間の結合が(a)小さい状態, (b)中間状態, (c)大きい状態を示す. (M, N) は QD1, QD2 中の電子数, 赤点は電荷三重点を示す. (d) 二重結合量子ドットの安定電荷状態. 電荷三重点をつなぐことでゲート容量やトンネル容量を見積もることができる.

第4節 結合量子ドットの応用

二重量子ドットを拡張し、結合量子ドット数を増やすことにより色々な応用が期待されている。その応用例である量子ビットと単電子ポンプについて説明する。

●量子ビット

これまでコンピュータはトランジスタのオン、オフ状態を $0, 1$ として演算してきた。しかし近年、新しい情報処理方法が注目されている。そのひとつが量子計算^[37-39]である。量子計算は、重ね合わせ状態やエンタングルメントなどの量子力学的要素を取り入れた計算手法である。量子ゲート方式^[40-42]と呼ばれる計算手法は現在のコンピュータでは不得意とする素因数分解を一瞬で計算することができると言われている。これまで、量子ゲート方式を実現するための基本素子(量子ビット)に関する研究は多く、核磁気共鳴(nuclear magnetic resonance: NMR)^[43-44]、フォトン^[45-46]、イオントラップ^[47-48]、半導体中の不純物核スピン^[49]、半導体中の電子スピン^[50-51]を用いたものなどがある。近年、シリコン結合量子ドットを用いたスピン量子ビット^[52-56]が注目されている。シリコンでは現行の CMOS プロセスを適用することができ、また、シリコンの同位体である質量数 28 のシリコンでは核スピンの影響がないため電子スピンの緩和時間が長く、量子ビットに適しているからである。

半導体量子ドット中の電子スピンは、アップスピン $|\uparrow\rangle$ とダウンスピン $|\downarrow\rangle$ の重ね合わせ状態 $(|\uparrow\rangle \pm |\downarrow\rangle)/\sqrt{2}$ をとることができ、この重ね合わせ状態を利用することで量子ビットとして用いることができる。たとえば、二重量子ドット中の電子スピンを操作することができれば、 $|\uparrow\uparrow\rangle, |\uparrow\downarrow\rangle, |\downarrow\uparrow\rangle, |\downarrow\downarrow\rangle$ の 4 状態を瞬時に計算することができる。また、これを拡張し Fig. 1-8 に示すような N 個の直列結合量子ドットに各ドットの制御用ゲートを取り付けることで、 2^N の状態を瞬時に計算することができるため、結合量子ドットの数を増やすことで超並列計算が可能となる。つまり、スピン量子ビットでは、各ドット内のスピン操作と結合ドット数が重要である。

量子計算をする上でもう一つ重要なのは情報の読み出しである。スピン量子ビットにおける、スピン状態の制御と読み出しは、Fig. 1-9 の模式図で示すような single-shot read-out という方法^[57-60]が提案されている。単一量子ドットが電子のリザーバーとトンネル容量を介して結合しているモデルを考える。量子ドットに外部から一定磁場を印加することでドット中の離散準位はゼーマン分裂し $|\uparrow\rangle, |\downarrow\rangle$ の 2 つの状態をとる。量子ドット中の電子数が 0 の時を初期状態とすると[Fig. 1-9(a)]、この状態からゲート電圧を印加し、ドットに電子を 1 個入れる。そして、ゼーマンエネルギー E_Z に相当するマイクロ波を印加すると、電子スピン共鳴(electron spin resonance: ESR)^[61-62]が生じる。つまり、電子スピンの歳差運動し $|\uparrow\rangle, |\downarrow\rangle$ の重ね合わせ状態をとる[Fig. 1-9(b)]。この状態から、ゲート電圧を調整すると $|\uparrow\rangle, |\downarrow\rangle$ の状態を観測することができる。 $|\downarrow\rangle$ の状態は $|\uparrow\rangle$ よりエネルギーが高いので、リザーバーのフェル

ミ準位より $|\downarrow\rangle$ のエネルギー状態が上に来た時、ドット中の電子が $|\downarrow\rangle$ の時はリザーバーにトンネルし、 $|\uparrow\rangle$ の時はトンネルが生じない。ゲート電圧をさらに減少させると、 $|\uparrow\rangle$ の状態の電子もトンネルが生じ、初期状態に戻る。この一連の流れで、単一量子ドットの電子スピン操作、スピン読み出し、初期化が可能となる。

先行研究において、シリコン二重量子ドットを用いた two-qubit が報告されている^[63]が、多重結合量子ドットを用いた多ビットは実現していない。高集積化が可能なシリコン量子ドットの作製が課題となっている。




Fig. 1-8. 多ビットスピン量子ビットの模式図。それぞれのゲート電極の直下に量子ドットが形成している。




Fig. 1-9. スピン量子ビットにおけるドット中の電子スピン読み出し過程モデル図。

●単電子ポンプ

現在、電流の単位であるアンペアは SI 単位系のひとつとして以下のように定義されている^[64]。

「アンペアは、真空中に 1メートルの間隔で平行に配置された無限に小さい円形断面積を有する無限に長い 2本の直線状導体のそれぞれを流れ、これらの導体の長さ1メートルにつき 2×10^{-7} ニュートンの力を及ぼし合う一定の電流である。」

この定義は、実験的に 1アンペアを生成できるものではなく、理論的に定義しているも

のである。実験的に1アンペアを生成できる方法はまだ確立されておらず、量子ホール抵抗標準^[15]とジョセフソン電圧標準^[16-17]を用いて流れる電流を測定した値から得ることができる。近年、SI単位系を再定義するにあたって $I = e\dot{\phi}$ から得られる電流を用いて定義する動きがある。そこで、注目されているのが単電子ポンプである。

単電子ポンプには、マルチ量子ドットを用いてゲート電圧で単一電子を制御するものと、単一量子ドットのポテンシャルバリアを制御して単一電子を転送するものがある。

バリア制御の単電子ポンプ^[65-67]では、シリコン細線や2DEG上に複数のゲート電極を取付け、電界を用いてポテンシャルバリアを変調することで、電子を転送することができる。まず、初期状態をFig. 1-10①のようにポテンシャルバリアを電界で調整する。次に、②に示すように、左側のポテンシャルバリアを正の電界を印加し低下させることで左の電子のリザーバーからドットに1個の電子を入れる。そして、左のバリアを上昇し③、最後にドットの離散エネルギー準位を上昇させることで、電子を右のリザーバーへ出す④。これにより、単一電子を左から右のリザーバーへ転送することができる。標準電流として用いるには100 pA以上で、0.1 ppm (parts per million)以上の精度が必要であるが、周波数 f を上げて大きな電流を生成するとコトンネリングやバックトンネリングなどの影響から精度が下がるという課題がある。

マルチ量子ドット単電子ポンプ^[18-19]の動作モデルをFig. 1-11の二重量子ドットの模式図を用いて説明する。マルチ量子ドットの単電子ポンプでは、ドット中の離散エネルギー準位をゲート電圧でそれぞれ制御することで、ポンプ動作をする。QD1, QD2の電子数が (M, N) で安定な状態を初期状態①とする。ここで、QD1の離散エネルギー準位を②のように下げると、QD1にソース側から電子が入り電子数は $(M+1, N)$ になる。次に、QD2の離散エネルギー準位を下げると、QD1の電子がQD2にトンネルするので $(M, N+1)$ となり③の状態が得られる。最後にQD2のエネルギー準位を下げ、電子がドレイン側にトンネルすると電子数は (M, N) となり(状態④)、初期状態に戻ると共に、単一電子がソースからドレインに転送される。安定電荷状態を用いて説明すると、Fig. 1-12のように電荷三重点の周りを回すようにゲート電圧を制御すると電子数が $(M, N) \rightarrow (M+1, N) \rightarrow (M, N+1) \rightarrow (M, N)$ のように遷移する。マルチ量子ドット単電子ポンプにおいても、コトンネリング^[68-70]や熱擾乱^[71-75]によるトンネルが原因で精度が悪くなるという課題があるが、結合ドット数を増やすことでその影響は下がると考えられている。




Fig. 1-10. バリア制御型単電子ポンプの単一電子輸送過程のモデル図.




Fig. 1-11. マルチ量子ドット型単電子ポンプの単一電子輸送過程のモデル図.




Fig. 1-12. 二重量子ドットの安定電荷状態を用いた単電子ポンプの電荷移動過程図. V_{G1} , V_{G2} を緑矢印に示すように変化させることで単一電子輸送が可能.

第6節 これまでの結合量子ドットに関する研究

結合量子ドットの作製手法は、GaAs/AlGaAs^[76-78]、Si/SiGe^[79-82]、Si/SiO₂^[83]の界面に形成した2DEGを用いたものに関する研究が多い。例えば、三重量子ドットを形成する場合、Fig. 1-13(a)のように2DEG表面にゲート電極をパターンニングする。ゲート電極G_{Bi} ($i = 1 \sim 4$)に負の電圧を印加すると、負電圧により直下の2DEG層中の電子がなくなるため、ポテンシャルバリアが上昇する。また、ゲート電極G_{Cj} ($j = 1 \sim 3$)は、ドットの離散エネルギー準位を制御するためのゲート電極である。それぞれの印加電圧を調整することで、電極に囲まれた領域に量子ドットが2DEG層中に形成する。Fig. 1-13(b)に模式断面図を示す。GaAs/AlGaAs系の2DEGでは下層がGaAsの層、上層がAlGaAsの層であり、正電圧の印加や変調ドーピングなどで界面に2DEG層が形成する。AlGaAs層の表面に微細ゲート電極を取付け、G_{Bi}の負電圧を大きくすると直下にポテンシャルバリアが形成するため、Fig. 1-13(c)に示すようなポテンシャル構造になる。この作製法のメリットとして、ゲート電極のパターンや電圧の大きさをバリアの領域や高さを制御することができるため、ドットの配置や形状の自由度が高いことである。また、対称性の良い量子ドットを形成することができるため、基礎理論研究で用いるデバイスとして最適である。これまで、五重量子ドットの作製^[84]まで確立しており、ゲートの電極を増やすことでさらにドット数を増やすことができると考えられている。しかし、この手法では、ドットを1個増やすためにゲート電極数が複数必要で、全ての電圧を調整しなければならないので、ドット数が増えると作製が難しくなると考えられる。また、ゲート電極3本でドット1個を形成するとドットサイズも大きくなり、集積化が困難である。

高集積化へ向けたマルチ量子ドットの作製法として、二重ゲート構造^[85]を用いたものや2DEG層を加工してドット制御用のゲート電極のみ取付けた作製法^[86-87]などが研究されている。二重ゲート構造では、**plunger gate**と呼ばれるドット制御用のゲート電極をバリア形成用の電極の上から取り付けることで、平面上にゲートを配置するより小型化できるため集積化が狙える。2DEG層を加工した構造では、細線上に2DEG層を加工し、細線の両端と中央部にくびれをつけることで、その部分がポテンシャルバリアとなり、バリア形成用のゲート電極が不要となるため、小型化が狙える。どちらの作製法も二重量子ドットの作製は確立しているが、まだ量子ドットの集積化には至っていない。

2DEGを用いた作製法の他に、ドナーを用いた作製法^[88-90]がある。この作製法は、KFM (Kelvin probe force microscopy)を用いて、シリコン中の任意の箇所にドナーを埋め込むことで、ドナーによるポテンシャルの低下が生じ、単一量子ドットとなる。この手法では、ドナーの位置を制御することで、ドット間の結合を制御することができるので、ドット制御用のゲート電極のみ取付けるので高集積化が狙える。また、ドットサイズはドットを形成するドナー数を減らすことで小さくすることができる。これまで、三重量子ドットの作製は

確立しているが、ドット数が増えるとドットの位置制御が困難になると考えられる。以上のことから、簡易で高集積化が可能なマルチ量子ドットの作製法の確立が望まれる。




Fig. 1-13. (a) 2DEG で作製したマルチ量子ドットの(a) 模式上面図, (b) 模式断面図, (c) ポテンシャル図. G_{Bi} はドット間の結合を制御するためのゲート電極, G_{Ci} はドットを制御するためのゲート電極を示す. G_{Ci} の直下の 2DEG 層に量子ドットが形成している。

第7節 研究目的

研究背景で述べたように、トランジスタの微細化限界から既存の情報処理に代わる新しい情報処理方法が注目されている。量子コンピュータは膨大な情報量を高速で計算できる可能性を持つため、その実現へ向けた量子ビットの作製と多ビット化が求められている。シリコン量子ドットは、既存の CMOS 技術との親和性が高く、電子のスピン緩和時間が長いという理由から、スピン量子ビットへの応用に期待されている。また、単電子ポンプへの応用にも期待されている。どちらの応用にも、シリコン量子ドットの高集積化が必須であるが、簡易な作製手法が確立していないのが課題である。

そこで、本研究では高集積化を念頭に置いたシリコンマルチ結合量子ドットの作製法の確立を目指し、シリコン細線をパターン依存酸化^[91-94]と再酸化することでマルチ量子ドットを作製し、その評価を行った。この手法は、シリコン細線を酸化するだけでマルチ量子ドットが形成するので非常に簡易である。また、細線上に取付けた微細ゲートの直下に量子ドットが形成するため、高集積化も見込める。本研究で確立した手法を、高集積マルチ量子ドット作製の基盤とし、量子ビットや単電子ポンプを実用化することが本研究の目的である。

はじめに、パターン依存酸化で作製した単一量子ドットデバイスの基礎評価を行い、微小シリコン量子ドットにおける電界や量子ドット中の電子数変化による特性から 2DEG で作製する量子ドットとの違いを考察する。この考察を念頭に置き、パターン依存酸化を応用して作製した二重量子ドットにおいて、ドット間の結合容量の変化のメカニズムについて議論する。次に、ドットの集積化に向けて、三重量子ドットの作製を狙う。二重量子ドットの評価では、細線上に取付けた2本の微細ゲートの直下に形成していたことから、微細ゲートを3本に増やすことで三重量子ドットが形成しているかを安定電荷状態から評価を行うと共に、形成したドットの配置や形状について議論を行う。最後に、微細ゲートのピッチを狭めた場合の三重量子ドットの評価方法について検討することで、本研究で提案した高集積化マルチ量子ドットの作製法と評価方法が有用であることを示す。

第8節 論文の構成

本論文の各章での概要の述べる.

第1章は序章であり, 研究背景および研究目的について述べる. 本研究で注目した単電子トランジスタについて説明する. また, 二重量子ドットデバイスとその応用と作製法に関してまとめる.

第2章では, 少数電子系シリコン単電子トランジスタを用いた研究結果について述べる. パターン依存酸化法を用いて作製した2ゲートシリコン単電子トランジスタでは, 少数電子系において量子ドット中の電子数が増加することで, 電極とドット間の結合容量が不規則に変化することを明らかにした. この結果から, 電子数によって実効的な量子ドットの形状が変化していることが示唆される. この現象は結合量子ドットにも大きく影響を与え, 次章に述べる研究に発展した.

第3章では, マルチ量子ドットの作製法と評価方法について述べる. これまでのシリコン単電子トランジスタの作製法に工夫を加え, 微細ゲート電極を細線上に2本取付け, 再酸化することで, 各微細ゲート直下に量子ドットが形成できることを示した. 加えて, 少数電子系においては, 電子数によってドット間の結合を制御できることを明らかにした.

第4章では, 微細ゲートを3本取付けることで, 三重結合量子ドットが形成できることを明らかにし, 微細ゲート数を増やすことで結合量子ドット数を増加できることを示した. また, ゲート容量から作製したドットの形状に関する考察を行った.

第5章では, デバイス構造をより微細化した際の三重結合量子ドットにおいて, ゲート容量評価が複雑化する問題点に対し, 同時スイープ法という手法を提案し, シミュレーションを用いてその有用性を示した, そして, 実際に微細化した三重結合量子ドットを作製し, 同時スイープ法を用いて評価を行い, 手法の妥当性を確認した.

第6章では, 総括について述べる.

第2章 パターン依存酸化で作製した単電子トランジスタの作製と評価

第1節 はじめに

この章では、パターン依存酸化法を用いてシリコン単電子トランジスタを作製し、2つのゲート電極を取り付けることで、少数電子領域における特性の評価を行う。

量子ドットの作製法として、ポテンシャルバリアを電界で形成する手法は、ドット形状の制御性が高く、広く研究されてきた。一方、パターン依存酸化法はシリコン細線を酸化することによってシリコン細線の形状に依存した量子ドットを形成できる手法で、細線を微細化するほど微小な量子ドットを作製できる。この手法では、ポテンシャルバリアを形成するための電極を必要としないため、量子ドットを制御するゲート電極のみ取り付ければ良いので、高集積化に適していると言える。そこで本研究では、パターン依存酸化法に注目し、マルチ量子ドットを作製する前段階として、単一量子ドットを作製し、その基礎特性を評価する。

はじめに、パターン依存酸化で上下にゲート電極を取付けた単一量子ドットを作製し、電界や量子ドット中の電子数を変化させたときの特性を評価する。電子数が同じ領域において上下からの電界のバランスを変化させたときのクーロン振動特性からゲート容量を評価し、ドット形状の変化に関して議論する。また、電界や電子数が変化したときのクーロンダイヤモンド特性からゲート容量だけでなく、ソース・ドレイン容量も評価することで、より詳細な解析を行う。これらの解析がパターン依存酸化を応用して作製するマルチ量子ドットの特性評価へ繋がる。

第2節 パターン依存酸化(PADOX)法

デバイス作製で用いるパターン依存酸化(Pattern Dependence Oxidation: PADOX)法について説明する。この手法は、シリコンの微細な細線を酸化するだけでシリコンナノドットが自動的に形成できるという簡易な手法である。その原理について説明する。

Fig. 2-1(a)に示すように、SOI(silicon on insulator)基板上のシリコン層を細線上に加工する。このとき、量子サイズ効果により細線部のポテンシャルが上昇する[Fig. 2-1(b), 点線]。次に、このシリコン細線を酸化すると埋込酸化膜も通して周りから酸化され、シリコン細線が細くなる。このとき、細線中央部は酸化による圧縮応力が働き、酸化が抑制され中央部はシリコンが厚く残る。この効果だけでは、両端にトンネルバリアは形成されない。しかし、シリコン細線の中央部は圧縮応力により歪み、バンドギャップが大きく減少する。そのため、細線中央部のポテンシャルが低減し、細線両端にポテンシャルバリアが自動的に形成される[Fig. 2-1(b), 実線]。これにより、シリコン細線の形状(パターン)に依存した量子ドットが作製できる。細線のサイズを小さくすることで、非常に小さなシリコンナノドットを形成することができ、室温動作が可能な単電子トランジスタ^[95-96]も報告されている。この手法で作製した単電子トランジスタは、オフセットチャージによるドリフトが小さく特性が非常に安定しており、また、現行のCMOSプロセスを適応することができるので、実用的である。




Fig. 2-1. (a) パターン依存酸化で作製した単電子トランジスタの鳥瞰図。シリコン細線中に量子ドットが形成され、細線上にゲート電極を取付けている。(b) 上図はパターン依存酸化後のシリコン細線の模式上面図を示す。青色の領域は量子ドットを表している。下図はポテンシャル図を示す。パターン依存酸化により中央部のポテンシャルが下がり、細線両端にポテンシャルバリアが形成するため、量子ドットが自動的に形成できる。

第3節 デバイス作製と測定方法

本実験で用いる単電子トランジスタの作製法について説明する. Fig. 2-2(a)に作製したデバイスの模式断面図を示す. はじめに, SOI 基板上的シリコン層を EB(electron beam)リソグラフィとドライエッチングを用いて細線状に加工した(細線幅 50 nm, 細線長 50 nm, 厚さ 25 nm). 細線の外側にリンドープすることで, ソース・ドレイン電極を形成した. この細線を 1000 °C でドライ酸化(パターン依存酸化)することにより, 細線両端にポテンシャルバリアを形成し, 細線中央部にシリコン量子ドットを作製する. このとき, 細線外側の 2 次元シリコン層の酸化を防ぐために SiN キャップレイヤー^[9]を用いている. 次に, ゲート酸化膜として SiO₂ を 50nm 堆積し, リンドープポリシリコンゲート電極(G_T)を取り付けた. また, シリコン基板をバックゲート(G_B)として用いることができ, 量子ドットに対して, 上下から電圧を印加することができる. このデバイスの等価回路図を Fig. 2-2(b)に示す. トップゲート電圧 V_T , バックゲート電圧 V_B を変化させたときの単電子トランジスタの特性を評価した. 電気測定は Agilent 4156C を用い, Fig. 2-3 に示すような真空低温プローバー中でインジウムシート上にサンプルを取付け, 温度 $T = 8$ K において行った. 真空低温プローバーは 6 本のプローブからの 6 端子と基板からの 1 端子の計 7 端子で構成されているので, 次章の複数のゲート電極を持つデバイスの評価においても用いる.




Fig. 2-2. 2 ゲート単電子トランジスタの(a) 模式断面図と(b) 模式等価回路図. G_T, G_Bはそれぞれトップゲート, バックゲートを表す. G_T, G_B への印加電圧を V_T , V_B で示す.




Fig. 2-3. 7 端子真空低温プローバー. 6 本のプローブと裏面から電圧を印加することができる. サンプルは中央部にインジウムシート上に取り付ける.

第4節 2ゲート単電子トランジスタの評価方法

2ゲート単電子トランジスタにおける V_T - V_B 変化時の安定電荷状態を Fig. 2-4 に示す。量子ドット中の電子数 N が変化するときの境界線(electron transition line)を青色の点線で表している。この場合, electron transition line は V_T , V_B を変化させた時のクーロン振動の電流ピークが現れる領域を示している。 V_T , V_B 軸に沿った electron transition line の間隔をそれぞれ P_{VT} , P_{VB} とすると, ゲート容量 C_T , C_B は以下の式で表される。

$$C_T = \frac{e}{P_{VT}}$$

$$C_B = \frac{e}{P_{VB}}$$

また, electron transition line の傾きを $S(dV_T/dV_B)$ とすると,

$$S = \frac{P_{VT}}{P_{VB}} = \frac{C_B}{C_T}$$

と表すことができ, 2つのゲート容量の比率で傾きが決まる。そして, C_B は傾き S を用いて,

$$C_B = SC_T$$

とも表すことができる。つまり, V_T , V_B を変化させたときのクーロン振動の電流ピークをプロットし, その間隔と傾きから 2つのゲート容量 C_T , C_B を評価することができる。




Fig. 2-4. 2ゲート単電子トランジスタの V_T - V_B 変化時の安定電荷状態の模式図。 N は量子ドット中の電子数を表し, 青線は electron transition line を示している。

第5節 2 ゲート単電子トランジスタの少数電子領域の評価

$V_D = 5 \text{ mV}$ でのクーロン振動の各ピークにおけるトップゲート電圧を $V_{T\text{peak}}$ としたとき、 V_B を増加した際の $V_{T\text{peak}}-V_B$ 特性を Fig. 2-5(a)に示す。図から、 V_B の増加によりほぼ線形に $V_{T\text{peak}}$ が減少していることから、同じ電子数領域の電流ピークの変化を表していると言える。また、これらの直線の傾きの平均値 $S_{\text{ave}} = -0.24$ から C_T と C_B の比率はおおよそ $C_T : C_B = 4 : 1$ となることが分かる。この値は、パターン依存酸化により形成される酸化膜がおおよそ 30 nm で、ドットとゲート間は 80 nm の酸化膜となるので、ゲート酸化膜と SOI 基板の埋め込み酸化膜の膜厚比率は $1 : 5$ となりおおよそゲート容量の逆比の関係になっているため妥当である。Fig. 2-5(b)に、 C_T の V_B 依存性を示す。peak2-3の領域における量子ドット中の電子数を N としている。 C_T は Fig. 2-5(a)の $V_{T\text{peak}}$ の間隔から求めた。この結果から、 V_B の増加により C_T が複雑に変化していることが分かる。つまり、上下の電界のバランスを変化させることでゲート容量が変化したと言える。これは、Fig. 2-6に示すモデルで説明することができる。

パターン依存酸化で作製した量子ドットは、シリコン細線を酸化しているので、細長いシリコンナノドットで形成され、シリコンとシリコン酸化膜の界面は原子 1 個サイズのオーダーで揺らいでいると考えられる。つまり、Fig. 2-6の青色の領域で示すように、ドットの表面は滑らかな曲線にはなっておらず、いびつな形状をしていると予測できる。また、Fig. 2-1(b)に示したようにパターン依存酸化で作製した量子ドットでは細線中央部の方が歪みによるポテンシャルバリアの低下が大きいため、少数電子領域においては、電子はドット全体に広がることはできず、Fig. 2-6の左図に示すように、ドットの中央部に分布していると予測できる。そして、このようないびつな形状のドットに電子が入っている状態を考えると、 V_T を減少し、 V_B を増加することで、電子が正の電界に引き寄せられ、電子配置がわずかに変化すると考えられる(Fig. 2-6の右図)。そして、電子配置の僅かな変化により電子の波動関数の広がり(赤線)にも変化が生じ、実効的なドットの形状が電界により変化する。その結果、ゲート容量 C_T が複雑に変化したと考えることができる。

Fig. 2-7(a)に、 $V_D = 5 \text{ mV}$ 、 $V_B = 0, 10, 20 \text{ V}$ の際の I_D-V_T 特性を示す。この結果からも、量子ドット中の電子数が一定にも関わらず、 V_T 、 V_B が変化することで、クーロン振動特性が変化していることが分かる。そして、電子数 N 、 $N+1$ の領域ではその変化が顕著に見られる。つまり、電子数が少ないほど電界による電子配置の変化が起こりやすいと考えることができる。

次に、ソースドレイン容量の変化をクーロンダイヤモンド特性から評価した。Fig. 2-7(b)に、 $V_B = 0, 10, 20 \text{ V}$ の際の V_D 、 V_T 変化時の微分コンダクタンス dI_D/dV_D の等高線プロットを示す。Fig. 2-7(a)で示した電子数 $N \sim N+4$ の領域のクーロンダイヤモンド特性をそれぞれ示している。また、クーロンダイヤモンドのエッジを緑線で表している。これらの特性が

ら、電子数が同じクーロンダイヤモンドでは電界による変化はあまり見られないところがある。一方、電子数増加に伴い、クーロンダイヤモンドが小さくなっている。Fig. 2-8(a)に、 $N \sim N+4$ の領域におけるクーロンダイヤモンドのエッジ傾きからソースドレイン容量 C_S , C_D とゲート容量 C_T を算出した結果を示す。この結果から、電子数増加に伴い C_S , C_D が増加していることが分かる。逆に、 C_T はほとんど変化していない。また、Fig. 2-8(b)に、各電子数におけるチャージングエネルギーをプロットした結果を示す。この結果から、電子数増加により、量子ドットのサイズが増加していることが分かる。これらの結果より以下のことが考察できる。Fig. 2-9(a)に示すように、電子数が少ない時は、ナノドットの中心部に電子が分布し、電子分布の広がり小さく、実効的なドットとソースドレイン間の結合は弱い(上図)。しかし、電子数増加により電子はドットの外側にも分布することができるようになり、電子分布がソースドレイン電極側に広がる(下図)。その結果、ドットとソースドレイン間の結合が主に強くなり、ゲート容量はあまり変化しない。ポテンシャル図を用いて説明すると、Fig. 2-9(b)に示すように、電子数増加によりドット中のエネルギー準位が上昇することで、実効的に両端のポテンシャルバリアが低下するのでソースドレイン容量が上昇し、ドットサイズも大きくなったと考えることができる。

これらの結果から、パターン依存酸化で作製した量子ドットにおいては、電界ではゲート容量は僅かに変化するが、ドットサイズはほとんど変化しない。一方、電子数増加によってはドットサイズがソース・ドレイン側に大きくなることを明らかにした。




Fig. 2-5. (a) ピーク 1 から 9 の領域における V_{Tpeak} の V_B 依存性. (b) 電子数 $N \sim N+1$ の領域における C_T の V_B 依存性.




Fig. 2-6. 上下の電界 V_T , V_B 変化時の実効的なドット形状の変化図. 青色の領域はパターン依存酸化で形成した量子ドットを表している. 赤線は電子の波動関数の広がりを示し, 実効的なドットの形状を表す. 左図は V_B を印加していない時の状態で, 右図は V_B 印加時の状態を表している. V_B 印加によって電子分布が変化している.




Fig. 2-7. (a) $V_B = 0, 10, 20$ V の時の I_D - V_D 特性. 量子ドット中の電子数を N とし, それぞれ同じ電子数領域を示している. (b) 電子数 $N \sim N+4$ の領域における $V_B = 0, 10, 20$ V の時のクーロンダイヤモンド特性. 緑線はクーロンダイヤモンドのエッジを示している.




Fig. 2-8. 電子数 N 変化時の(a) ソース・ドレイン容量 C_S , C_D , トップゲート容量 C_T プロット図, (b) チャージングエネルギープロット図.




Fig. 2-9. (a) 電子数増加時の量子ドット中の電子の波動関数の広がりの変化図. 電子増加により, ドレイン・ソース電極側に広がっている. (b) 電子数増加時のポテンシャル図.

第6節 Excited state の評価

単電子デバイスにおける excited state^[98-100]に起因したトンネルは非常に興味深い現象である。これまで、様々な作製法で作られた単電子デバイスにおいて excited state が観測され、磁場や電界、温度依存性から excited state が生じる原因などが研究されてきた。パターン依存酸化で作製した単電子デバイスにおいても excited state は観測されているが詳細は分かっていない。そこで、2ゲート単電子トランジスタを用いて excited state の電界依存性の評価を行い、そのメカニズムについて考察する。

●Excited state を介したトンネル

単電子トランジスタは、ドレイン電圧が低い場合はドット中の基底状態(ground state: GS)を介して電子はトンネルする。ドレイン電圧が大きくなると、基底状態だけではなく励起状態(excited state: ES)によるトンネルも観測できる。つまり、クーロンダイヤモンド特性において ES による影響が現れる。その原理について説明する。

Fig. 2-10(a)の模式図に示すように、高いドレイン電圧領域にクーロンダイヤモンドのエッジに沿って ES (赤線)が現れる時を考える。この時のエネルギーダイアグラムは Fig. 2-10(b)のように、電子数 $N+1$ の GS より ΔE 大きいエネルギー状態を持つ ES が存在し、ソース側のフェルミ準位と ES のエネルギー準位が揃った時に ES を介したトンネルが生じる。また、電子数 N と $N+1$ の GS 間に ES が存在する時は、 $N+1$ のダイヤモンドのエッジに沿って ES は現れ、ダイヤモンドの4辺に ES が観測できる。

シリコン量子ドットにおける ES が生じる原因はドットの内部に起因したものと外部に起因したものの2つに分けられる。ドット内部に起因する ES は、orbital ES^[101-102], valley ES^[103-104], spin ES^[105-107]の三種類が考えられている。これらは、バルクシリコンでは6重縮退しているエネルギー準位が、閉じ込め効果や歪み、電界や磁場によって縮退が解け、量子ドット中では複数にエネルギー準位が分裂することに起因していると考えられている。2DEGで作製した量子ドットでは、電界で電子を閉じ込めているので、電界を変化させるとドットのサイズが変化し、GS と ES のエネルギー差 ΔE が変化することが確認されている。

ドット外部に起因する ES は、フォノンやフォトン^[108-109], リザーバーの状態密度^[110], 電荷トラップによる ES^[111-112]が考えられている。これらの ES はドット内部のエネルギー準位によるトンネルではなく、外部エネルギーによるトンネルや、外部のエネルギー準位に起因したトンネルによって生じる。




Fig. 2-10. (a) クーロンダイヤモンドの模式図. ダイヤモンドのエッジに平行に赤線で示すように excited state が現れる. (b) エネルギーダイアグラム図. ソース側のフェルミ準位とドット中の excited state の準位が揃う状態が(a)の赤線の領域で現れる.

●パターン依存酸化で作製した単電子トランジスタの excited state

Fig. 2-11(a)に $V_B = 0 \text{ V}$ のときのクーロンダイヤモンド特性を示す. この結果からダイヤモンドのエッジに沿って ES が微分コンダクタンスの低い領域に観測できる. 赤線の箇所 ($V_T = 2.845 \text{ V}$)のドレイン電流プロット[Fig. 2-11(b)]から, ドレイン電圧を増加しているにも関わらず, 電流値が減少している負性微分コンダクタンスが見られる. また, Fig. 2-11(c)に示すように, $V_D = 0.04 \text{ V}$ のときのクーロン振動特性では, ES 領域の電流ピークが下がっていることが分かる. 一般的に, 2DEG の単電子トランジスタのドット中の ES を介したトンネルでは, 共鳴トンネルによって電流値が上昇するが, 本研究で作製した単電子トランジスタでは, ES を介したトンネルでは抵抗が上がっていると考えられる. これは, ドット内に ES が存在すると仮定すると, ES を介する電子のトンネル確率が GS を介する確率より低いいため抵抗が上昇したと考えられる. また, シリコン微小量子ドットにおいて, ES による負性微分コンダクタンス^[13]が観測されている報告もあり, 微小量子ドットのいびつな形状に起因している可能性が高い. 一方, ドット外部による影響も考えなくてはならない. 特に, 細線外側とドットとの結合部では, パターン依存酸化の影響によりエネルギーの離散化が生じ, そのエネルギー準位が起因している可能性もある.




Fig. 2-11. (a) $V_B = 0$ V の時のクーロンダイヤモンド特性. (b) $V_T = 2.845$ V の時の I_D - V_D 特性. 負性微分コンダクタンスが見られる. (c) $V_D = 0.04$ V の時の I_D - V_T 特性. excited state の影響でピークの電流値が減少している.

●Excited state の電界依存性の評価

Fig. 2-12 に $V_B = 0, 10, 20$ V におけるクーロンダイヤモンド特性を示す. ES が明瞭に見えるようにコントラストを調整し, ES の位置を赤線で示している. これらの結果から, 上下からの電界が変化することで, ES が僅かに変化していることが分かる. これは, クーロンダイヤモンドの僅かな変化に起因して生じたものだと考えることができる. つまり, 実効的なドットの形状が変化すると共に, GS の状態も変化しているため, ES を介したトンネルに影響したと考えられる. その結果, ES の現れる位置やトンネル抵抗に変化が生じた. また, 電子数が増加することによっても, ES が変化していることが分かる. この現象も電子数増加に伴いクーロンダイヤモンドが大きく変化しているため, ES に影響を与えていると考えられる.




Fig. 2-12. $V_B = 0, 10, 20$ V の時のクーロンダイヤモンド特性. excited state のおおよその位置を赤線で示している.

第7節 小括

本章では、マルチ量子ドット作製の前段階として、パターン依存酸化で作製した単電子トランジスタの基礎特性評価を行った。2 ゲート単電子トランジスタを作製し、上下からの電界による特性評価では、量子ドット中の電子数が同じにも関わらず、電界によってゲート容量が複雑に変化することを示した。この結果から、シリコン微小量子ドットにおいてはドットの形状がいびつなため、電子の分布状態が電界で変化し実効的な量子ドットのサイズが変化していると考えられる。また、電子数が少ないほどこの現象は顕著に見られたので、電子数が多い領域では電界による変化は小さくなると予想できる。次に、クーロンダイヤモンド特性において、電子数が同じ時は電界によるダイヤモンドの変化はほとんど見られず、電子数増加によるダイヤモンドの変化のほうが大きいことを示した。この結果から、パターン依存酸化で形成したポテンシャルバリアは電界ではほとんど変化せず、電子数によってドットの形状が大きく変化していると考えられる。クーロンダイヤモンドから各容量を算出した結果では、電子数増加に伴いソース・ドレイン容量が増加していることを示した。一方、ソース・ドレイン容量の変化量に比べゲート容量の変化量は非常に小さいことを示した。つまり、電子数増加によりドット中の電子の分布はソース・ドレイン電極側に広がり、ドットサイズが増加していると考えられる。これは、細線中心部のポテンシャルが低いので、電子数が少ない時は、細線中心部に電子の波動関数は広がり、電子数増加によりその広がりが大きくなり、ドットサイズが増加すると共にソース・ドレインとの結合が大きくなっていると考察できる。

以上のことから、パターン依存酸化で形成した量子ドットでは電界による影響は小さく、電子数によってドットサイズを制御することができることを示した。この効果は、次章のマルチ量子ドットにおいても重要となる。

次に、クーロンダイヤモンド特性から excited state(ES)の評価を行った。ダイヤモンドのエッジに沿って見られるESに起因した負性微分コンダクタンスは電界によって変化することを示した。これは、電界によりダイヤモンドが僅かに変化しているため、ground state(GS)の状態が変化しているため、それに起因してESの状態も変化していると考えられる。また、負性微分コンダクタンスが現れる原因については、ESを介するトンネル確率がGSよりも低いので生じたと予測できる。しかし、まだ詳細な解析が必要である。

第3章 パターン依存酸化と再酸化を用いたマルチ量子ドットの作製と二重量子ドットの評価

第1節 はじめに

この章では、パターン依存酸化法と再酸化を用いて二重量子ドットデバイスを作製し、その評価を行う。

第2章でも述べたように、パターン依存酸化法は、シリコン細線を酸化するだけで自動的に単一量子ドットが作製できるので非常に簡易である。また、細線の微細化がドットのサイズ低減に繋がるので室温動作が可能である。しかし、シリコン細線を用いたマルチ量子ドット作製に関する研究は少ない。これまで、シリコン細線の細線幅の揺らぎを利用したシングルゲートマルチ量子ドット^[114]の形成は報告されているが、ドットの大きさや配置の制御は難しく、量子ビットや単電子ポンプへの応用を考えると、それぞれのドットを制御するためのゲート電極が必要である。また、シリコン細線のエッジに電界を印加することで電荷が湧かせ、量子ドットを形成する **corner effect** を用いた作製法^[115-119]なども報告されている。この手法は、微細ゲートの直下に量子ドットが形成できるため非常に有望であり、並列の2×2の量子ドットが報告されている。

そこで本研究では、より簡易な手法として電界を用いずにシリコン細線を酸化するだけでマルチ量子ドットを形成することを目的とし、パターン依存酸化法を応用した手法で、各ドットを制御するゲート電極を取付けたマルチ量子ドットの形成を狙う。

はじめに、二重量子ドットデバイスを作製し、安定電荷状態からその特性評価を行った。作製手法としては、パターン依存酸化により単一量子ドットを形成した後、微細ゲートを2本取付け、再酸化することでゲートの間からシリコン細線の中央部が酸化され、それぞれのゲート直下に量子ドットが形成するという手法である。複数のサンプルにおいて、二重量子ドットが形成されているかを安定電荷状態から確認を行い、ゲート容量からドットの対称性について議論する。また、単一量子ドットにおいて電子数増加によって量子ドットのサイズが増加したことを踏まえ、電子数によってドット間の結合容量が制御できるかを評価する。

第 2 節 パターン依存酸化と再酸化を用いたマルチ量子ドットの作製

マルチ量子ドットの作製プロセスを Fig. 3-1(a)–(e)に示す模式図に従い以下に説明する.

(a): SOI 基板(埋め込み酸化膜の厚さ: 400 nm)上のシリコン層(厚さ: 25 nm)を EB リソグラフィとドライエッチングを用いてシリコン細線を形成する.

(b): シリコン細線を 1000 °C で 70 分間ドライ酸化(パターン依存酸化)し, 単一量子ドットを形成する.

(c): 細線の上にリンドーブポリシリコンの微細ゲート電極(厚さ: 200 nm)を取付ける^[120]. ここで, 微細ゲート電極が 2 本(G1, G2)のデバイス(2Gate)と 3 本(G1, G2, G3)のデバイス(3Gate)を作製した.

(d): 700 °C で 270 分間, 1000 °C で 8 分間ドライ酸化を行う. このとき, ゲート電極の隙間を通してシリコン細線が再度酸化し, トンネルバリアが形成する. その結果, パターン依存酸化で作製した単一量子ドットが分裂し 2Gate デバイスでは二重量子ドットが, 3Gate デバイスでは三重量子ドットが形成する.

(e): SiO₂ をゲート酸化膜として 50 nm 堆積し, デバイス全体を覆うようにリンドーブポリシリコンの上層ゲート電極(Top gate)を取付け, デバイスが完成する.

Fig. 3-2 に 2Gate, 3Gate デバイスの模式断面図[(a), (b)]と細線上の微細ゲート電極の SEM 像[(c), (d)]を示す. また, G1, G2 への印加電圧を V_1, V_2 とした時, 二重量子ドットの等価回路図を Fig. 3-2(e)に示す.




Fig. 3-1. パターン依存酸化と再酸化を用いたマルチ量子ドット作製プロセス.




Fig. 3-2. (a), (b) 2Gate, 3Gate デバイスの模式断面図. (c), (d) 2Gate, 3Gate デバイスの微細ゲートの SEM 像. 水色の領域はシリコン細線を示す. (e) 直列二重量子ドットの模式等価回路図. ゲート電圧 V_1 , V_2 により量子ドット QD1, QD2 の状態を制御する. V_i と QD j 間のゲート容量を C_{ij} としている. また, C_1 , C_2 , C_3 はトンネル容量, R_1 , R_2 , R_3 はトンネル抵抗を示している.

第3節 二重量子ドットのデバイス構造と評価方法

3種類のデバイス(3Gate-A, 3Gate-B, 2Gate-C)において二重量子ドットの特性評価を行った。それぞれのデバイスのシリコン細線幅と細線長, ゲート長, ゲート間隔を Table I に示す。

Table I. デバイスの細線幅, 細線長, ゲート長, ゲート間隔.

sample name	nanowire width	nanowire length	gate length	gate gap
3Gate-A	40 nm	160 nm	40 nm	40 nm
3Gate-B	40 nm	220 nm	40 nm	70 nm
2Gate-C	40 nm	150 nm	60 nm	70 nm

3Gate デバイスの評価では, QD3 の影響を弱くするために, QD3 の直上に取付けたゲート電極 G3 に印加する電圧 V_3 を大きくし, QD3 中の電子数を増やすことで QD3 を電子リザーバーとして扱えるようにした。G1, G2 に印加する電圧 V_1, V_2 を変化させたときの QD1, QD2 の安定電荷状態を $T=8\text{ K}$ で評価した。

第4節 二重量子ドット安定電荷状態の評価

Fig. 3-3 に 3Gate-A における V_1 , V_2 変化時のドレイン電流 I_D の等高線プロットを示す。この特性から二重量子ドットのドット間の結合が弱い状態の安定電荷状態となっていることが分かる。結合容量が非常に小さい時を仮定すると、電荷三重点はほとんど重なって現れるため、電流のピークをつなぐことで各ドットの charge transition line を特定することができる。つまり、QD1, QD2 の charge transition line を黄線、赤線で示すことができ、これらの線からゲート容量を評価することができる。




Fig. 3-3. 3Gate-A デバイスの V_1 - V_2 変化時の安定電荷状態。ドレイン電流を等高線プロットしている。白色の領域が電流ピークを示している。また、QD1, QD2 の charge transition line を黄線、赤線で表している。

このことを踏まえて、ゲート容量の算出方法について説明する。Fig. 3-4 にドット間の結合容量が 0 のときの安定電荷状態の模式図を示す。




Fig. 3-4. ドット間結合がない二重量子ドットの安定電荷状態の模式図. 電流ピークを白点で示し, QD1, QD2 の charge transition line を黄線, 赤線で示す.

電流ピークをつないだ QD1, QD2 の charge transition line をそれぞれ黄線, 赤線で示す. これら直線の間隔と傾きからゲート容量を計算する. 図のように, 直線の間隔をそれぞれ, P_{V1}, P_{V2} と定義すると C_{11}, C_{22} は以下の式で計算できる.

$$C_{11} = \frac{e}{P_{V1}}$$

$$C_{22} = \frac{e}{P_{V2}}$$

また, 黄線と赤線の傾き (dV_2/dV_1) をそれぞれ S_1, S_2 と定義すると, C_{21}, C_{12} は以下の式で計算できる.

$$C_{21} = \frac{C_{11}}{S_1}$$

$$C_{12} = C_{22} S_2$$

実験結果では, 電界や電子数の変化により, ゲート容量は一定ではないので, それぞれの直線の間隔 P_{V1}, P_{V2} と傾き S_1, S_2 も一定ではない. そこで平均値を用いて計算する.

計算したゲート容量を以下の表に示す.

Table II. 3Gate-A デバイスのゲート容量平均値.

	$V_1 (i=1)$	$V_2 (i=2)$	Total ($C_{1j} + C_{2j}$)
QD1 ($j=1$)	3.41 aF	0.70 aF	4.11 aF
QD2 ($j=2$)	1.15 aF	3.84 aF	4.99 aF

Table II から, $C_{11} > C_{12}$, $C_{22} > C_{21}$ となっていることが分かる. つまり, QD1, QD2 はそれぞれ G1, G2 の直下に形成していると考えられる. また, $C_{11} + C_{21} = 4.11$ aF, $C_{12} + C_{22} = 4.99$ aF であることから対称性の良い二重量子ドットが作製できていると言える.




Fig. 3-5. 量子ドット中の電子数(M, N) = (30, 50), (40, 60), (60, 80)の時の安定電荷状態. V_1, V_2 変化時のドレイン電流を等高線プロットしている.

次に, V_1, V_2 を増加し, QD1, QD2 中の電子数(M, N)を増加したときの安定電荷状態を Fig. 3-5(b), (c)に示す. Fig. 3-5(a)は Fig. 3-3 と同じ結果であるが, 比較のため再度示す. (a), (b), (c)の領域における電子数はおよそ, $(M, N) = (30, 50), (40, 60), (60, 80)$ である.

これらの結果から, (a)ではドット間の結合がほとんどない状態で見られる checker box pattern, (b)では弱結合状態で見られる honeycomb pattern(ハニカム構造), (c)では強結合状態で見られる parallel-line pattern となっており^[83], 電子数増加に伴い電荷三重点の間隔が広がっていることが分かる. つまり, ドット間の結合が電子数で変化している. そこで, 結合容量 C_2 の変化を Monte Carlo simulation^[121]を用いて評価した.

本研究で用いた Monte Carlo simulation について説明する.

単電子デバイスにおける電子のトンネルを確率事象として計算に取り入れ, 以下のよう
に計算を行った.

Fig. 3-2(e)に示した等価回路を用いて, ゲート容量 C_{ij} , トンネル容量 C_i , トンネル抵抗 R_i のパラメーターを決める. 電子のトンネルが生じた時のエネルギー変化を ΔE とすると, 各容量における電荷 Q_i , ドットの電位 V_i を用いて以下のように計算できる.

$$\Delta E = \sum_i \frac{Q_i^2}{2C_i} - \sum_i \frac{(Q_i - \Delta Q_i)^2}{2C_i} + \sum_i \Delta Q_i V_i$$

この時, $\Delta E > 0$ のとき電子トンネルが生じる. 次に, 平均トンネル頻度を Γ とすると, 温度 T , 素電荷 e , ボルツマン定数 k_B を用いて以下のように計算できる.

$$\Gamma = \frac{\Delta E}{e^2 R_i \left\{ 1 - \exp\left(-\frac{\Delta E}{k_B T}\right) \right\}}$$

そして, トンネル間隔時間 τ は一様乱数 r ($0 < r < 1$)を用いて以下のように計算できる.

$$\tau = \frac{1}{\Gamma} \ln(r)$$

各トンネル容量に対して電子1個のトンネルが生じるときの τ を計算し, 最小のトンネル間隔時間 τ を選択する. そして, そのトンネルが生じたとして電荷状態を再配置し, 新しい状態として同様の計算を繰り返す.

Fig. 3-6 に $C_2 = 5, 20, 30$ aF のときのシミュレーション結果を示す. 計算では, Fig. 3-3 の安定電荷状態から得られたゲート容量(Table II)を用いた. トンネル容量(C_1, C_3), 抵抗(R_1, R_2, R_3)は Fig. 3-3 の電流のピークとバレーの値から見積もった. 実験結果[Fig. 3-5(a)-(c)]とシミュレーション結果[Fig. 3-6(a)-(c)]を比較するとほとんど一致した結果が得られた. つまり, 電子数増加によりゲート容量は変化せずに, 結合容量が主に変化していることが分かった. この現象は, Fig. 3-7 のモデル図を用いて説明できる. 左図の青い領域はパターン依存酸化で形成したシリコンドットを示し, 赤線は電子の波動関数の広がりを示している. ドット中の電子数が少ない場合は, 電子の分布は各ドット中央部に広がっているため, 実

効的なドット間の距離は広く結合が小さい. そして, 電子数増加により, 電子はドット全体に分布し, 波動関数の広がりが大きくなり実効的なドット間の距離が縮まり, 結合が大きくなったと考えられる. また, Fig. 3-7 右図のようなポテンシャル図を考えると, ドット間のポテンシャルバリアが両端のポテンシャルバリアより低いため, ソースドレイン容量より結合容量の方が大きく増加したと推測できる. そのため, シミュレーション結果のように C_2 のみを増加した際の安定電荷状態と非常に似た結果になったと考えられる.




Fig. 3-6. ドット間の結合容量を $C_2 =$ (a)5, (b)20, (c)30 aF と増加した時の二重量子ドットの安定電荷状態のシミュレーション結果.




Fig. 3-7. 電子数が増加した際の実効的な量子ドットサイズの変化. 左図の青色の領域はパターン依存酸化で形成した量子ドットを表し, 電子の波動関数の広がりやを赤線で表している. 右図は, 二重量子ドットのポテンシャル図を示す.

3Gate-B, 2Gate-C においても同様の実験を行った. Fig. 3-8 に 3Gate-B[(a), (b)], 2Gate-C[(c), (d)]の電子数を増加させた際の安定電荷状態を示す. Fig. 3-8(a)の安定電荷状態は二重量子ドットの弱結合状態で見られるハニカム構造になっているので, 電荷三重点の中心を通るように QD1, QD2 の charge transition line を黄線, 赤線のように引くことができる. これらの線から算出したゲート容量を Table III に示す.

Table III. 3Gate-B のゲート容量平均値.

	$V_1 (i = 1)$	$V_2 (i = 2)$	Total ($C_{1j} + C_{2j}$)
QD1 ($j = 1$)	1.04 aF	2.60 aF	3.64 aF
QD2 ($j = 2$)	0.23 aF	4.53 aF	4.78 aF

Table III から, Table II で示したゲート容量同様, $C_{11} > C_{12}$, $C_{22} > C_{21}$ となっていることから各ゲートの直下にドットが形成していることが分かる. 一方, $C_{11} + C_{21} = 3.64$ aF, $C_{12} + C_{22} = 4.78$ aF となっているので, 非対称な構造になっている. そして, Fig. 3-8(c)の安定電荷状態から, 2Gate-C においても非対称な二重量子ドットが形成していることが分かる. ドットが

非対称に形成される原因については、次章で詳細を述べるが、ゲートの隙間から酸化することでドット間のポテンシャルバリアを形成するので、ゲート間隔が広がるほどポテンシャルバリアの位置はゲート間の中央部からズレやすくなると考えられる。

また、(b), (d)の安定電荷状態では、(a), (c)に比べ電荷三重点の間隔が広がり、強結合状態で見られる parallel-line pattern になっていることが分かる。(a), (b)の電子数はそれぞれ(18, 12), (18, 15)であるため、QD2 の電子数が増加したため結合が強くなっている。同様に、(c), (d)の電子数は(4, 20), (6, 20)と QD1 の電子数が増加したため結合が強くなっている。これらの結果から、本研究で作製した二重量子ドットでは、量子ドット中の電子数によりドット間の結合が制御できることを示した。




Fig. 3-8. (a), (b) 3Gate-B デバイスの電子数増加時の安定電荷状態. QD1, QD2 の charge transition line を黄線, 赤線で示している. (c), (d) 2Gate-C デバイスの電子数増加時の安定電荷状態. どちらの結果も電子数増加によりドット間の結合が強い安定電荷状態に変化している.

第 5 節 少数電子領域の量子ドット間結合の不規則な変化

前節では、電子数増加に伴いドット間の結合が単調に強くなることを示した。一方、電子数が増加しているにも関わらず、結合が弱くなっている領域があることを確認した。

Fig. 3-9(a)に電子数(30, 50)の領域で Fig. 3-3 の安定電荷状態の一部を拡大した図を示す。電流ピークから電荷三重点をピンクの点で表している。電荷三重点の間隔に注目すると、 V_1 , V_2 が増加し電子数が増加しているにも関わらず、間隔が狭くなっていることが分かる。このような現象は電子数が(30, 50)の領域より少ない領域において顕著に見られた。

Fig. 3-9(b), (c)に電子数(12, 10), (10, 12)における安定電荷状態を示す。Fig. 3-9(b)の安定電荷状態では電子数が Fig. 3-9(a)の領域より減少しているにも関わらず、弱結合状態特有のハニカム構造になっていることが分かる。Fig. 3-9(c)では、 V_1 増加により電子が 1 個増加したにも関わらず電荷三重点の間隔が急激に減少し、ドット間の結合が弱くなっていることが分かる。これらの結果から、電子数が少ない領域では電子 1 個の変化によってドット間の結合が不規則に変化している。この現象は以下のように考察できる。

第 2 章の結果で得られた単一量子ドットの特性的において、ドットのいびつな形状に起因して電界や電子数変化により電子の分布が複雑に変化し、ゲート容量が不規則に変化していたことを考慮すると、二重量子ドットにおいても同様に考えることができる。つまり、Fig. 3-10 のモデル図で示すように、いびつな形状をしたシリコンドットを青色の領域で表し、電子の波動関数の広がりや赤線で示すと、二重量子ドットでは中央部が細くなっていると考えられ、上図のように中央部には電子が存在しないときは実効的なドット間の距離が広くなり結合は弱い状態となる。一方、下図に示すように QD2 の電子数が 1 個減少した場合を考えると、電界や電子数の変化により電子の分布が中央部に広がり、結合が強くなることが起こりうる。これは微小シリコンドットがいびつな形状に起因しており、電子数が少ないほど不規則に電子分布の変化が生じると考えられる。また、シリコンドットがいびつな形状になる原因としては、細線をリソグラフィーとエッチングで形成するときの細線幅の揺らぎが大きく影響し、酸化した際にドットの表面が荒れていたためと考えられる。そして実験結果において、このようなドットがいびつな形状に起因したドット間結合の不規則な変化は、Fig. 3-9(b), (c)の電子数が(12, 10), (10, 12)の領域では顕著に見られ、電子数が多くなるとその影響が小さくなり、Fig. 3-9(a)の電子数が比較的多い領域においては僅かに見られた。この現象を利用すると、少数電子領域においても、二重量子ドットの弱結合状態を実現できる。




Fig. 3-9. 3Gate-A の電子数 $(M, N) =$ (a) $(30, 50)$, (b) $(12, 10)$, (c) $(10, 12)$ の領域における安定電荷状態. 電荷三重点をピンクの点で示す.




Fig. 3-10. 結合容量が不規則に変化する際の実効的な量子ドットサイズの変化. QD2 の電子数が 1 個減少したことにより QD2 中の電子分布が QD1 側に広がり, 結合が増大する.

第6節 小括

本章では、パターン依存酸化法を応用することで二重量子ドットを形成し、その特性評価を行った。シリコン細線をパターン依存酸化で単一量子ドットを形成した後、微細ゲート電極を細線上の両端に取付け、再度酸化しゲート間の隙間から細線中央部を酸化することで、中央部にポテンシャルバリアが形成することを狙い、二重量子ドットデバイスを作製した。

はじめに、作製したデバイスの安定電荷状態から二重量子ドットが形成しているかどうかを確認した。3Gate-Aのデバイスでは、QD1, QD2の電子数が(30, 50)の領域において、二重量子ドットの結合が非常に弱い時の安定電荷状態となっていることを示し、パターン依存酸化と再酸化により二重量子ドットが形成できることを明らかにした。また、QD1, QD2のcharge transition lineからゲート容量を算出することで、対称性の良い二重量子ドットが形成できていることを示した。一方、3Gate-B, 2Gate-Cの安定電荷状態では、非対称な二重量子ドットが形成していることが分かった。ゲート間の中央部にポテンシャルバリアが形成すると対称性のよい二重量子ドットが形成できるが、ポテンシャルバリアの位置が中央部からズレると対称性が悪くなるので、ゲート間隔が広くなると酸化される領域が広くなるため、ポテンシャルバリアの位置の制御が難しくなると考えられる。また、細線幅の揺らぎによる原因も考えられ、詳細は次章で説明する。

次に、第2章で示した単一量子ドット中の電子数が増加すると実効的なドットサイズが大きくなることを考慮し、二重量子ドットにおいても電子数を増加させたときのドット間の結合の変化を評価した。3Gate-Aにおいて、QD1, QD2の電子数が(30, 50), (40, 60), (60, 80)と増加させた時の安定電荷状態が、結合がほとんどない状態から強結合状態へと変化していることを示し、電子数増加によってドット間の結合が徐々に強くなることを明らかにした。また、Monte Carlo simulationを用いて、ドット間の結合容量のみを増加した時のシミュレーション結果と実験結果を比較すると、非常に似た結果となっていることを示した。つまり、ゲート容量はほとんど変化せずに、ドット間結合容量が主に変化していることが分かった。これは、電子数増加により実効的なドットサイズが大きくなったことでドット間の距離が狭まったためだと考えられる。そして、ドット間のポテンシャルバリアが両端のポテンシャルバリアより低くなだらかなため、ソースとドレイン容量よりドット間の結合容量の方が大きくなっていると考えられる。また、3Gate-B, 2Gate-Cにおいても同様の結果が得られたため、電子数によってドット間の結合が制御できると言える。

一方、電子数が(12, 10), (10, 12)の領域の安定電荷状態では、電子1個の変化により不規則な結合容量の変化が生じることを示した。これは、少数電子領域においてはドットのいびつな形状が影響し、電子1個の増減により電子分布が大きく変化することでドット間

の結合が不規則に変化したと考えられる。この現象は、第2章の電界による不規則なゲート容量の変化にも対応しており、電子数が少ないほどこの変化が顕著に見られ、電子数が増加するほど変化量は小さくなり、電子数が(30, 50)の領域においても不規則な変化僅かに現れていた。ドットの形状がいびつになる原因としては、パターン依存酸化で形成することで、微小な量子ドットになっていることと、酸化前のシリコン細線の幅が揺らいでいることが考えられる。この結果は、少数電子領域においても二重量子ドットの弱結合状態が実現できることを示しており、量子ビットへの応用の可能性を示唆している。

第4章 三重量子ドットの評価

第1節 はじめに

この章では、第3章の Fig. 3-1 で示した 3Gate デバイスを用いて三重量子ドットが形成できているかどうかを確認するために安定電荷状態の評価を行う。

三重量子ドットは、2DEG で作製したデバイスを用いて基礎研究がされてきた。近年では、スピン量子ビットへの応用へ向けて磁場を用いずに電界で電子スピンを制御する **exchange only qubit**^[122-126]が注目されている。3つのドットにそれぞれ1個の電子が存在している系を考えると、電子数が(2, 0, 1)から(1, 1, 1)の状態に変化する時と、(1, 0, 2)から(1, 1, 1)の状態に変化する時で電子のスピン状態が異なり、これを利用することで電子スピンを制御することができる。このスピン制御方法では、ドット中の電子数やドット間の結合状態の制御が重要なので 2DEG 上にゲート電極を多数取付けて作製した制御性の高い三重量子ドットが用いられている。スピン量子ビットの高集積化を考えると制御性の高い三重量子ドットの簡易な作製手法が望まれる。

そこで、第2章で提案したパターン依存酸化と再酸化という簡易な手法を用いて三重量子ドットの作製を狙う。また、ドットサイズの対称性を評価し、ドットの形状の制御性に関する考察を行う。

第3章では2本の微細ゲート電極の直下に量子ドットが形成していることを示し、パターン依存酸化と再酸化によって二重量子ドットが作製できることを明らかにする。そこで、同様の手法で作製した3本の微細ゲート電極を取付けたデバイスにおいて三重量子ドットが形成できているかを安定電荷状態から評価する。しかし、このデバイスの構造では、微細ゲート電極の間隔が三重量子ドットの特性に大きく影響することが予測できる。つまり、ゲート電極の間隔が狭くなると中央のゲート電極がすべての量子ドットと強く結合し、安定電荷状態の評価が複雑になる。そこで、まずゲート間隔が広いデバイスを用いて三重量子ドットが形成されているかを評価する。また、安定電荷状態から算出したゲート容量からドットの形状のばらつきに関する考察を行う。

第2節 三重量子ドットデバイスの構造と評価方法

第3章と同様の作製法を用いて細線幅 40 nm, 細線長 220 nm, ゲート長 40 nm, ゲート間隔 70 nm の 3Gate デバイス(3Gate-D, -E)を作製し, 三重量子ドットの安定電荷状態の評価を行った. 3Gate デバイスの模式断面図を Fig. 4-1(a)[3 章の Fig. 3-2(b)を本章で評価したデバイスのおおよそのスケール比で示した]に, その模式等価回路図を Fig. 4-1(b)に示す. ゲート電極 $G_i(i=1\sim 3)$ とドット $QD_j(j=1\sim 3)$ 間のゲート容量を C_{ij} で定義している. ここで, このデバイスの構造を考えるとゲート酸化膜 30 nm に対して, ゲート間隔が 70 nm と大きい場合は, Fig. 4-1(c)の模式図に示すようにゲートとゲート直下のドット間の結合は大きく, 隣のドットとの結合(cross coupling)は弱くなると推測できる. つまり, $G_2(V_2)$ と QD_1, QD_3 間の結合容量 C_{21}, C_{23} は C_{22} に比べ小さくなる. この条件の時, Fig. 4-1(d)に示すような V_1-V_2 変化時の安定電荷状態を考えると, C_{23} が小さい程 QD_3 の charge transition line の間隔(e/C_{23})が広くなり, QD_3 の影響が無視できる領域[Fig. 4-1(d)の太線で囲んだ領域]が存在する. そして, QD_3 がクーロンブロッケード状態でも, 有限温度の測定では QD_1, QD_2 の charge transition line の交点で電流ピークが現れるので, QD_1, QD_2 の二重量子ドットの特性が得られると考えられる. 同様に, V_2-V_3 変化時の安定電荷状態では QD_1 の影響が無視できる領域が存在し, QD_2, QD_3 の二重量子ドットの特性が得られる. そこで, 以下の手順で三重量子ドットのゲート容量(C_{ij})の評価を行った.

① V_1-V_2 変化時の QD_3 の影響が無視できる領域から, QD_1, QD_2 の electron transition line を特定し, G_1, G_2 と QD_1, QD_2 間のゲート容量 $C_{11}, C_{12}, C_{21}, C_{22}$ を求める.

② V_2-V_3 変化時の QD_1 の影響が無視できる領域から, QD_2, QD_3 の electron transition line を特定し, G_2, G_3 と QD_2, QD_3 間のゲート容量 $C_{22}, C_{23}, C_{32}, C_{33}$ を求める.

③ ①, ②で求めたゲート容量を考慮し, V_1-V_3 変化時の安定電荷状態から QD_1, QD_3 の electron transition line を特定する. さらに, V_2 を変化させることで QD_2 の electron transition line を特定し, すべてのゲート容量を求める.




Fig. 4-1. (a) 3Gate デバイスの模式断面図. (b) 三重量子ドットの模式断面図. (c) 微細ゲート間が広い場合のゲート電極とドット間の結合状態. 直下の量子ドットとの結合は強く、隣のドットとの結合(cross coupling)は弱い状態を示している. (d) cross coupling が小さい場合の V_1 - V_2 変化時の安定電荷状態の模式図. ピンクの点は QD1, QD2 の charge transition line(青線, 赤線)の交点で現れる電流ピークを示し、オレンジの点は QD3 の charge transition line(緑線)に起因した電流ピークを示す. 太線で囲まれた領域は QD3 によるピークが現れない領域を示す.

第3節 三重量子ドットのゲート容量評価とドット形状の考察

はじめに 3Gate-D の安定電荷状態を評価した. 測定は $T = 8 \text{ K}$, $V_D = 5 \text{ mV}$ で行った. また, ここではトップゲート電圧 $V_T = 0 \text{ V}$, バックゲート電圧 $V_B = 20 \text{ V}$ を印加し, 2次元シリコン層に形成されている寄生 MOSFET^[97]のチャネルを開いている.

① Fig. 4-2(a)に $V_3 = -1.5 \text{ V}$ における V_1 - V_2 変化時のドレイン電流 I_D の等高線プロットを示す. この結果から, 二重量子ドットの結合がほとんどない状態の安定電荷状態となっていることが分かる. つまり, V_3 が一定なので QD3 による影響がほとんど見られなく, QD1, QD2 の二重量子ドットの安定電荷状態と考えられる. そして, 電荷三重点の中心部を通るように, QD1, QD2 の charge transition line を黄線, 赤線で示すように引くことができる. これらの線から第3章と同じ方法を用いてゲート容量を算出した. 黄線, 赤線の間隔を P_{V1}, P_{V2} とし, 傾き $\left(\frac{dV_1}{dV_2}\right)$ を S_1, S_2 とすると,

$$C_{11} = \frac{e}{P_{V1}}$$

$$C_{21} = C_{11}S_1$$

$$C_{22} = \frac{e}{P_{V2}}$$

$$C_{12} = \frac{C_{22}}{S_2}$$

となり, 少数電子領域であるから黄線, 赤線の間隔と傾きは一定ではないので P_{V1}, P_{V2}, S_1, S_2 の平均値を用いて G1, G2 と QD1, QD2 間のゲート容量は以下のように算出できる.

$$C_{11} = 3.27 \text{ aF}, C_{21} = 2.29 \text{ aF}, C_{22} = 3.64 \text{ aF}, C_{12} = 0.23 \text{ aF}.$$

② Fig. 4-2(b)に $V_1 = -0.5 \text{ V}$ における V_2 - V_3 変化時の安定電荷状態を示す. ①と同様に, V_1 が一定であるので QD2, QD3 の二重量子ドットの結合がほとんどない状態の安定電荷状態となっていることが分かる. そして, QD2, QD3 の charge transition line を赤線, 緑線で示すことができ, それぞれの線の間隔 P_{V2}, P_{V3} と傾き $\left(\frac{dV_3}{dV_2}\right)$ S_2, S_3 を用いて以下の式からゲート容量を求めた.

$$C_{22} = \frac{e}{P_{V_2}}$$

$$C_{32} = \frac{C_{22}}{S_2}$$

$$C_{33} = \frac{e}{P_{V_3}}$$

$$C_{23} = C_{33}S_3$$

算出したゲート容量を以下に示す.

$C_{22} = 3.20$ aF, $C_{32} = 0.58$ aF, $C_{33} = 1.58$ aF, $C_{23} = 1.10$ aF.

①と②から算出した C_{22} の値が近い値になっていることが分かる. つまり, 赤線は QD2 の charge transition line である. 僅かなズレの原因は少数電子領域における安定電荷状態なのでゲート容量が一定でなく, charge transition line の間隔や傾きが電子数によって異なるためだと考えられる.




Fig. 4-2. (a) $V_3 = -1.5$ V の時の V_1 - V_2 変化時のドレイン電流の等高線プロット. 黄線, 赤線はそれぞれ電流ピークをつなぎ, QD1, QD2 の charge transition line を表している. (b) $V_1 = -0.5$ V の時の V_2 - V_3 変化時のドレイン電流の等高線プロット. 同様に, 赤線, 緑線はそれぞれ電流ピークをつなぎ, QD2, QD3 の charge transition line を表している.

③ Fig. 4-3(a)に $V_2 = -0.5$ V における V_1 - V_3 変化時の安定電荷状態を示す. 三重量子ドットの安定電荷状態となっているため複雑な特性となっており, この結果だけでは各ドットの charge transition line を特定することは難しいが, ①, ②から算出したゲート容量を考慮すると, QD1, QD2, QD3 の charge transition line をそれぞれ黄線, 赤線, 緑線で示すように推測で

きる. 各線の間隔を $P_{V1,QD1}$, $P_{V3,QD2}$, $P_{V3,QD3}$ とし, 傾き $\left(\frac{dV_1}{dV_3}\right)$ を S_1 , S_2 , S_3 と定義すると, G1, G3 と QD1, QD2, QD3 間のゲート容量を以下の式から求められる.

$$C_{11} = \frac{e}{P_{V1,QD1}}$$

$$C_{31} = C_{11} S_1$$

$$C_{32} = \frac{e}{P_{V3,QD2}}$$

$$C_{12} = \frac{C_{32}}{S_2}$$

$$C_{33} = \frac{e}{P_{V3,QD3}}$$

$$C_{13} = \frac{C_{33}}{S_3}$$

算出したゲート容量を以下に示す.

$$C_{11} = 3.2 \text{ aF}, C_{31} = 0.03 \text{ aF}, C_{32} = 0.57 \text{ aF}, C_{12} = 0.23 \text{ aF}, C_{33} = 1.23 \text{ aF}, C_{13} = 0.06 \text{ aF}.$$

①と②から算出した C_{11} , C_{32} , C_{33} と比較すると近い値になっていることから, 三重量子ドットの charge transition line を特定できていると言える.




Fig. 4-3. $V_2 = -0.5, -0.51, -0.52$ V の時の V_1 - V_3 変化時のドレイン電流の等高線プロット. 黄線, 赤線, 緑線は Fig. 4-2 から見積もったゲート容量を考慮し, QD1, QD2, QD3 の charge transition line を表している. また, V_2 減少により全ての線が右または上にシフトしている.

次に, G2 と各ドット間のゲート容量 C_{2j} ($j = 1 \sim 3$) を評価するために V_2 を変化させたときの三重量子ドットの安定電荷状態を評価する. $V_2 = -0.51, -0.52$ V における V_1 - V_3 変化時の安定電荷状態を Fig. 4-3(b), (c) に示す. これらの結果から, V_2 減少に伴う charge transition line のシフトが確認できる. V_2 が 10 mV 変化するのに対して, QD1 の黄色線は V_1 軸方向に約 5 mV, QD2 の赤線は V_3 軸方向に約 60 mV, QD3 の緑線は V_3 軸方向に約 10 mV シフトしていることが分かった. つまり, 変化量が一番多い QD2 が G2 と一番強く結合している. 各線のシフト量から G2 と QD1, QD2, QD3 間のゲート容量が算出することができ, V_2 の変化 (ΔV_2) に伴う黄線の V_1 軸方向の変化量を $\Delta V_{1,QD1}$, 赤線と緑線の V_3 軸方向の変化量を $\Delta V_{3,QD2}$, $\Delta V_{3,QD3}$ とそれぞれ定義すると C_{2j} ($j = 1 \sim 3$) は以下のように求められる.

$$C_{21} = \frac{\Delta V_{1,QD1}}{\Delta V_2} \times C_{11}$$

$$C_{22} = \frac{\Delta V_{3,QD2}}{\Delta V_2} \times C_{32}$$

$$C_{23} = \frac{\Delta V_{3,QD3}}{\Delta V_2} \times C_{33}$$

算出したゲート容量は,

$$C_{21} = 1.60 \text{ aF}, C_{22} = 3.42 \text{ aF}, C_{23} = 1.23 \text{ aF},$$

となり①, ②の安定電荷状態から算出したゲート容量と近い値となっていることから整合性が取れていると言える. ①, ②, ③から算出したゲート容量を平均化したものを Table. III に示す.

Table III. 3Gate-D デバイスのゲート容量平均値.

	$V_1 (i=1)$	$V_2 (i=2)$	$V_3 (i=3)$	Total ($C_{QDj} = C_{1j} + C_{2j} + C_{3j}$)
QD1 ($j=1$)	3.25 aF	2.29 aF	0.03 aF	5.57 aF
QD2 ($j=2$)	0.23 aF	3.42 aF	0.58 aF	4.23 aF
QD3 ($j=3$)	0.06 aF	1.10 aF	1.41 aF	2.57 aF

Table. III のゲート容量から, ドットの配置や形状を考察することができる. まず, $C_{11} > C_{12} > C_{13}$, $C_{22} > C_{21} > C_{23}$, $C_{33} > C_{32} > C_{31}$ となっていることから微細ゲート G1, G2, G3 の直下に QD1, QD2, QD3 がそれぞれ形成されていることが分かる. また, 各ドットのゲート容量の和 C_{QDj} が $C_{QD1} > C_{QD2} > C_{QD3}$ となっていることからドットのサイズがばらついていることが分かる. このばらつきの原因について考察する.

Fig. 4-4(a)上図にドットと微細ゲート電極の模式的な配置図を示す. シリコン細線は水色, 量子ドットは青色, ゲート電極は橙色の領域でそれぞれ表している. ゲート容量から, 量子ドットのサイズは $QD1 > QD2 > QD3$ となっており, ドットサイズは酸化時に形成されるドット間のポテンシャルバリアの位置で決まると考えられる. ポテンシャルバリアの位置がゲート間の中央にそれぞれ形成されるとドットサイズは対称性が良く, ズレが生じると対称性は悪くなる. ポテンシャルバリアが形成しやすい箇所を考えるため, Fig. 4-4(b)に

パターン依存酸化後のシリコン細線の SEM 像を示す. この像から分かるように, 細線幅は均一ではなく揺らいでいる. この揺らぎはリソグラフィー時に生じていると考えられる. 揺らぎのある細線をパターン依存酸化すると, 細線の細い箇所にくびれのある単一量子ドットが形成していると考えられる. そして, ゲートの隙間から再度酸化することにより, このくびれた箇所がポテンシャルバリアの形成しやすい位置になっていると推測できる. つまり, 3Gate-D のデバイスでは, Fig. 4-4(a)上図に示すように, G2 に近い箇所で細線が細くなっていたため, 再酸化によりポテンシャルバリアが形成し Fig. 4-4(a)下図のようなポテンシャル図になったと考えられる. また, 細線幅の揺らぎだけではなく, 微細ゲート電極のミスアライメントもゲート容量の非対称性の原因になっていると思われる. Table. III から, C_{33} が C_{11} , C_{22} に比べ小さいことと, C_{33} と C_{23} が近い値になっていることを考慮すると, Fig. 4-4(a)上図のようにゲート電極が全てドレイン電極側にズレが生じていると推測できる.

量子ドットのサイズを制御するためには, 細線の揺らぎを無くし, また, ゲート電極と細線の位置合わせの精度を上げることが重要であると言える. これらは全て, リソグラフィー技術を改善することで達成できると考えられる.




Fig. 4-4. (a) 3Gate-D デバイスの三重量子ドットの模式構造図とポテンシャル図. 細線の細いくびれた箇所にドット間のポテンシャルバリアが形成している. また, 微細ゲートが全てドレイン電極側にズレている構造となっている. (b) パターン依存酸化後のシリコン細線の SEM 像. 細線幅の揺らぎが観測できる.

次に, 3Gate-E の安定電荷状態を評価した. Fig. 4-5(a), (b), (c)に V_1 - V_2 変化, V_2 - V_3 変化, V_1 - V_3 変化時の安定電荷状態を示す. (a), (b)の結果において, 二重量子ドットの安定電荷状態となっていることから, 3Gate-E においても三重量子ドットが形成していることが分かる.

QD1, QD2, QD3 の charge transition line をそれぞれ黄線, 赤線, 緑線で示している. また, (a), (b)の結果を考慮すると, (c)の安定電荷状態において, 三重量子ドットの charge transition line をそれぞれ引くことができる. これらの結果から, 黄線, 赤線, 緑線の間隔と傾きを用いてゲート容量を算出し, その平均値を Table IV に示す.

Table IV. 3Gate-E デバイスのゲート容量平均値.

	$V_1 (i = 1)$	$V_2 (i = 2)$	$V_3 (i = 3)$	Total ($C_{\text{QD}j} = C_{1j} + C_{2j} + C_{3j}$)
QD1 ($j = 1$)	1.00 aF	1.20 aF	0.05 aF	2.25 aF
QD2 ($j = 2$)	0.36 aF	3.60 aF	2.70 aF	6.66 aF
QD3 ($j = 3$)	0.06 aF	0.10 aF	1.00 aF	1.16 aF

Table IV のゲート容量から, ドットサイズは $\text{QD2} > \text{QD1} > \text{QD3}$ となり, 3Gate-D より非対称な構造になっていることが分かる. また, $C_{33} < C_{32}$ となっていることから G3 の直下に QD3 が形成されていないように思われるが, これは QD2 のサイズが非常に大きく, ゲート電極がソース側にズレが生じているためだと考えられる. そのため, G3 は QD3 よりも QD2 と強く結合している. ゲート容量から見積もったドットの構造の模式図を Fig. 4-5(d)に示す. 3Gate-E では, G3 に近い箇所にくびれがあるため, QD2 が大きくなり QD3 が小さくなっている. また, ゲート電極のミスアライメントによってゲート容量が非対称になっている.

以上の結果から, 3Gate-D, 3Gate-E においても三重量子ドットが形成していることを明らかにした. このことから, 細線上の微細ゲートの本数を増加することで量子ドットを集積化できる可能性を示した. また, ゲート容量からドットが非対称な構造になっていることが分かった. 対称性の良い三重量子ドットを形成するためには, リソグラフィを改善することで細線幅の揺らぎを無くし, ゲート電極の位置合わせの精度を上げる必要がある.




Fig. 4-5. 3Gate-E のデバイスにおける(a) V_1 - V_2 変化時, (b) V_2 - V_3 変化時, (c) V_1 - V_3 変化時の安定電荷状態. QD1, QD2, QD3 の charge transition line をそれぞれ黄線, 赤線, 緑線で示している. (d) 3Gate-E デバイスの三重量子ドットの模式構造図とポテンシャル図. 微細ゲートがソース電極側にズレており, 非対称な三重量子ドットになっている.

第4節 小括

本章では、パターン依存酸化法を用いて単一量子ドットを形成した後、細線上に微細ゲートを2本取付け、ゲートの隙間から再度酸化することで二重量子ドットが形成できることを踏まえ、微細ゲートを3本取付けたデバイスを作製し、三重量子ドットが形成できることを確認した。また、安定電荷状態から見積もったゲート容量から、ドットサイズのばらつきの原因について考察を行った。

はじめに、二種類の3Gateデバイス(3Gate-D, -E)を作製し、三重量子ドットが形成しているかどうかを安定電荷状態から評価した。三重量子ドットの安定電荷状態を評価する際に、各ドットのcharge transition lineを特定する必要があるが、真ん中のゲート電極G2が直下のドットQD2だけではなく、隣のドットQD1, QD3と強く結合すると、 V_1 - V_2 変化時の安定電荷状態ではQD3のクーロン振動による電流ピークが多く現れ、 V_2 - V_3 変化時の安定電荷状態ではQD1の影響が現れるので、charge transition lineを特定することが困難になる。そこで、微細ゲートの間隔をゲート酸化膜より大きく設計し、ゲート電極とその直下のドット間の結合より、隣のドット間の結合(cross coupling)が小さくなるように3Gateデバイスを作製した。これにより、 V_1 - V_2 変化時の安定電荷状態では、QD3の電流ピークが現れない領域において、QD1, QD2の二重量子ドットの安定電荷状態が評価することができる。また、 V_2 - V_3 変化時の安定電荷状態では、QD1の電流ピークが現れない領域において、QD2, QD3の二重量子ドットの安定電荷状態が評価することができる。つまり、2つの安定電荷状態から三重量子ドットが形成できているかどうかを確認できる。

二種類のデバイスにおいて、上記の方法で評価したところ、 V_1 - V_2 変化、 V_2 - V_3 変化の安定電荷状態から二重量子ドットの特性が得られ、三重量子ドットが形成できていることを明らかにした。また、二重量子ドットの安定電荷状態から算出したゲート容量を考慮し、 V_1 - V_3 変化時の安定電荷状態からすべてのcharge transition lineを特定することで、全てのゲート容量を見積もった。各ドットに対するゲート容量の総和から、3Gate-Dではドットのサイズが $QD1 > QD2 > QD3$ であり、3Gate-Eでは $QD2 > QD1 > QD3$ となっていることが分かった。このばらつきの原因は、パターン依存酸化後のシリコン細線のSEM像から細線幅の揺らぎを確認することができ、細線幅が細くなっている箇所にドット間のポテンシャルバリアが形成しやすくなるためである。以上のことから、細線上の微細ゲート電極を増加することで多重結合量子ドットが形成できることが可能であることを示した。また、ドットサイズの制御には細線加工の際のリソグラフィ技術や、ゲート電極を形成する際の合わせ精度が重要であり、今後、改善が必要であると言える。

第5章 高集積化へ向けた三重量子ドットの評価

第1節 はじめに

この章では、高集積化した三重量子ドットに対する新しい評価方法について提案し、シミュレーションを用いてその有用性を示す。そして、実際に微細ゲートの間隔を縮小した三重量子ドットデバイスを作製し、提案した評価法を適応することで三重量子ドットの形成を確認すると共に、ゲート容量から各ドットの配置、形状について考察する。

第4章では、微細ゲートを3本取付けることで三重量子ドットが形成し、微細ゲート直下に量子ドットが形成されることを明らかにした。このデバイスの構造では、微細ゲートの間隔が広い場合においては、G2 と QD1, QD3 間の結合(cross coupling)が弱いので $V_1-V_2(V_2-V_3)$ 変化時の安定電荷状態では QD3(QD1)の影響が小さく二重量子ドットの特性を得ることができ、三重量子ドットのすべてのゲート容量を評価することができた。しかし、量子ドットの高集積化を狙う上で、ゲート間隔を狭める必要がある。そこで、cross coupling が大きくなった場合における三重量子ドットの評価方法を確立しなければならない。

先行研究では、三重量子ドットと結合している三ゲート電圧をすべて変化させたときのドレイン電流を4次元プロット^[127-129]することで、それぞれの charge transition line を特定し、三重量子ドットの評価を行っている。この手法は、ゲート容量やドット間の結合容量の評価をする上で優れているが、測定に時間がかかり解析も複雑である。そこで、4次元プロットを用いた解析に代わる簡易な評価方法が求められる。

そこで、同時スイープ法という手法を提案し、ドレイン電流の3次元プロットから charge transition line を特性し、高集積三重量子ドットのゲート容量の評価を行う。この手法では、cross coupling が大きい場合の複雑な安定電荷状態においても三ゲート電圧を同時に変化させることで解析が可能である。

はじめに、Monte Carlo simulation を用いて cross coupling が増加した時の三重量子ドットの安定電荷状態の複雑性を示す。そして、その複雑な安定電荷状態から同時スイープ法を用いて各ドットの charge transition line を特定できるかをシミュレーション結果から明らかにする。

次に、第4章で作製したデバイスよりゲート電極の間隔を小さく設計し、より高集積な三重量子ドットを狙う。微細化した三重量子ドットデバイスを作製し、実際に同時スイープ法を適応し三重量子ドットが形成できているかを確認する。また、ゲート容量からドットの形状を見積もり、微細化した際の問題点について考察する。

第2節 高集積化三重量子ドットの安定電荷状態

本研究で作製した三重量子ドットは微細ゲート電極の直下に量子ドットが形成できるため、高集積化に向けて微細ゲートのピッチを小さくする必要がある。Fig. 5-1(a)に示すようなゲート電極の間隔を狭めた場合を考える。このとき、各ゲートは直下の量子ドットだけではなく隣のドットとも強く結合する。特に、G2とQD3間の結合容量 C_{23} が大きい場合、Fig. 5-1(b)に示すように、 V_1 - V_2 変化時の安定電荷状態ではQD3のelectron transition line(緑線)の間隔が小さくなり、QD3による影響が無視できなくなる。そのため、QD1とQD2のcharge transition line(青線、赤線)の交点で現れる電流ピーク(ピンク点)だけではなく、有限温度ではQD3のelectron transition lineに起因した電流ピーク(オレンジ点)が現れる。そして、電流ピークの数が多くなり、各ドットのelectron transition lineを特定するところが困難になり、第4章で行ったような二重量子ドットからゲート容量を評価できなくなる。このような複雑な安定電荷状態からelectron transition lineを特定する手法を考える必要がある。そこで、Monte Carlo simulationを用いて C_{23} が大きい際の安定電荷状態の複雑性について議論する。




Fig. 5-1. (a) 高集積三重量子ドットの模式図。ゲート電極と直下の結合だけではなく、隣のドットとの結合(cross coupling)も大きい状態を示している。(b) cross coupling が大きい場合の三重量子ドットの安定電荷状態図。ピンクの点は QD1, QD2 の charge transition line(青線, 赤線)の交点で現れる電流ピークを示し、オレンジの点は QD3 の charge transition line(緑線)に起因した電流ピークを示す。

第3節 シミュレーションによる高集積三重量子ドットの評価

Monte Carlo simulation を用いて C_{23} を増加した時の V_1 - V_2 変化の安定電荷状態を考える. シミュレーションで用いた三重量子ドットの回路図を Fig. 4-1(a)に示す. Fig. 5-2 に $C_{23} =$ (a) 1.5, (b) 2.5, (c) 3.5 aF の時の安定電荷状態を示す. 他のゲート容量は, $C_{11} = 3.5$ aF, $C_{12} = 0.8$ aF, $C_{13} = 0.2$ aF, $C_{21} = 2.0$ aF, $C_{22} = 2.3$ aF, $C_{31} = 0.3$ aF, $C_{32} = 1.1$ aF, $C_{33} = 3.2$ aF, トンネル容量は, $C_1 = C_4 = 5$ aF, $C_2 = C_3 = 2$ aF, トンネル抵抗は, $R_1 = R_2 = R_3 = R_4 = 1$ M Ω , 温度 $T = 10$ K, $V_3 = 0$ V としている. Fig. 5-2(a)では, C_{23} が小さいため QD3 による影響が小さく二重量子ドットのような特性になっていることが分かる. 一方, Fig. 5-2(b), (c)では C_{23} の増加に伴い, QD3 による電流ピークが現れていることが分かる. これらの電流ピークは QD1, QD2 の electron transition line の交点に近い領域で見られる. これは, 有限温度に起因した valley conductance の増加によって現れる. Fig. 5-3 の模式図で示すように, 極低温の場合では QD1, QD2, QD3 中の離散エネルギー準位が全て揃った時のみ, 電子のトンネルが生じ(a), 電流ピークはほとんど観測できない. 一方, 有限温度では熱擾乱に起因したトンネル^[31]が生じ, QD3 中の離散エネルギー準位を介して電流が流れるため(b), QD3 による電流ピークが現れる. しかし, これらの電流ピークからでは QD3 の electron transition line は特定することは困難である.

次に, ドット間の結合容量 C_2, C_3 が増加した時の V_1 - V_2 変化の安定電荷状態を考える. Fig. 5-2 に $C_{23} = 2.5$ aF, $C_2 = C_3 =$ (d) 2, (b) 4, (c) 8 aF の時の安定電荷状態を示す. C_2, C_3 増加に伴い QD3 によるピーク電流が強くなっていることが分かる. この理由は, C_3 増加により V_2 と QD3 の結合が QD2 を介して強くなったことと, チャージングエネルギーの低下により熱擾乱によるトンネルの影響が大きくなったためである. しかし, 結合容量が大きくなると, Fig. 5-2(f)に示すように QD3 による電流ピークがすべて観測できるため, QD3 の electron transition line を緑線に示すように特定することができる. これらのシミュレーション結果から, Fig. 5-2(c)の C_{23} が大きく, C_2, C_3 が小さい場合が QD3 の電流ピークが現れるにも関わらず, QD3 の electron transition line を特定することが困難な条件であると言える. そこで, Fig. 5-2(c)の条件における三重量子ドットのゲート容量を評価する方法として同時スイープ法という方法^[130]を提案した.




Fig. 5-2. (a), (b) (c) G2-QD3 間のゲート容量を $C_{23} = 1.5, 2.5, 3.5$ aF と増加した際の安定電荷状態のシミュレーション結果. (d), (e) (f) 量子ドット間の結合容量を $C_2 = C_3 = 2, 4, 8$ aF と増加した際の安定電荷状態のシミュレーション結果. ピンクの点は QD3 の charge transition line に起因した電流ピークの中で観測できるピークを示す.




Fig. 5-3. 三重量子ドットのエネルギーダイアグラム図. (a) 極低温では、電子は QD2 から QD3 にトンネルできないため電流が流れない. (b) 有限温度では、熱擾乱により電子のトンネルが生じ、電流が流れる.

第4節 同時スイープ法を用いた高集積三重量子ドットのゲート容量評価

Fig. 5-2(c)で示したシミュレーション条件において, $V_1 = aV_3$ ($a = 0, 0.05, 0.1, 0.2, 0.25$)の条件で V_1, V_2, V_3 をすべて同時に変化させた時の安定電荷状態を Fig. 5-4(a)–(f)に示す. QD3に起因した僅かに現れる電流ピークをピンクの点で示している. (a)の安定電荷状態では, 観測できる QD3 による電流ピークは少なく, QD3 の electron transition line を特定することは困難である. 一方, (b)–(f)の安定電荷状態では, a の増加に伴い V_3 も同時に増加するため, それぞれの量子ドット QD j ($j = 1, 2, 3$)の electron transition line の傾き ($S_j = dV_2/dV_1$)は以下の式のように変化する.

$$S_j = -\frac{C_{1j} + aC_{3j}}{C_{2j}}$$

上式から, C_{33} ($j=3$)が大きいので QD3 の electron transition line の傾き S_3 が a 増加時に大きく変化することが分かる. 逆に, C_{31}, C_{32} は C_{33} に比べ小さいので S_1, S_2 はあまり変化しない. このことから, a 増加時に傾きの変化に差が生じ, QD3 による電流ピークの位置が大きく移動する. QD1 と QD3 の electron transition line の交点が QD2 の電流ピークラインに近づくと熱擾乱に起因したトンネルから QD3 の電流ピークは現れるが, ラインから離れると消える. また, 完全に重なってしまうと, ピークの位置は特定しにくくなる. しかし, a の値を徐々に増加することで, QD3 の電流ピークの変化を推測することができる. (b)–(f)における QD3 による電流ピークの移動をピンクの点でプロットすると, (f)では QD3 による電流ピークが複数観測でき, 緑線で示すように QD3 の electron transition line を特定できる. また, 同時に QD1, QD2 の electron transition line の変化も分かるので, これらの安定電荷状態からゲート容量を算出することができる. ゲート容量 C_{1j}, C_{2j} は以下の式から求められる.

$$C_{2j} = \frac{e}{P_j}$$

$$C_{1j} = -C_{2j}S_j$$

P_j は QD j の charge transition line の V_2 軸方向の間隔を示す. また, C_{3j} は a 増加時の S_j の変化量を用いて算出することができる. $a = k$ ($k > 0$)のとき傾きを $S_{j(k)}$ と定義すると, 以下の式で求められる.

$$C_{3j} = \frac{C_{2j}[S_{j(k)} - S_{j(0)}]}{k} \quad (a = k > 0)$$

Fig. 5-4(b)–(f)から $k = 0.05, 0.1, 0.15, 0.2, 0.25$ のときの $S_{j(k)}$ を求められる. これらの式から全てのゲート容量 C_{ij} ($i, j = 1, 2, 3$)を算出することができ, 高集積三重量子ドットのゲート容量評価が可能である. また, ドット間の結合容量が比較的大きい, Fig. 5-2(f)のような条件でも同様に評価することができる.




Fig. 5-4. $V_3 = aV_1$ の条件で V_1 - V_2 - V_3 を変化したときの安定電荷状態のシミュレーション結果. ピンクの点は QD3 の charge transition line 上で観測できる電流ピークを示す.

第5節 微細化した三重量子ドットデバイスの作製と同時スイープ法の適応

第3章で紹介したパターン依存酸化と再酸化を用いた手法で三重量子ドット(3Gate-F)を作製し同時スイープ法を適応した. 細線幅 40 nm, 細線長 220 nm, ゲート間隔 40 nm, ゲート長 40 nm で設計し, 第4章で評価したデバイスよりデバイスサイズを縮小した. ゲート間隔を 40 nm と狭め, ゲート酸化膜厚 30 nm と近い値になっているため, Fig. 5-5 (a)のような構造となり, G2 は QD2 だけではなく QD1, QD3 と強く結合していると推測できる. そのため, Fig. 5-5 (b)に示すような複雑な安定電荷状態になった. そこで, 同時スイープ法を用いてゲート容量評価を行った.




Fig. 5-5. (a) 微細化した三重量子ドットの模式断面図. (b) $V_3 = 0.2$ V における V_1 - V_2 変化時の安定電荷状態. QD3 に起因した電流ピークが現れ, 複雑な特性になっている.

Fig. 5-6 に $V_3 = aV_1 + c$ (c は任意定数) の条件で a の値を 0 から 0.25 まで増加させた時の V_1 - V_2 - V_3 変化時の安定電荷状態を示す. 測定温度は $T = 8$ K, ドレイン電圧は $V_D = 5$ mV で行った. Fig. 5-6(a)では, QD2 による電流ピークが赤線に沿って現れていることが分かる. また, QD3 による電流ピーク(ピンク点)が僅かに観測できる. ここで, a の値を増加し, QD3 による電流ピークの移動を追うと, Fig. 5-6(b)-(e)に示すように赤線から QD3 による電流ピークが分離し, その位置をピンク点でプロットすることができる. 観測できる QD3 による電流ピークの数が増えることで, Fig. 5-6(f)では, 緑線で示すように QD3 の charge transition line を特定することができる. 同時に, QD1 による電流ピークが黄線に沿って現れていることも分かる. これらの結果から, 三重量子ドットの charge transition line をすべて特定することができ, ゲート容量を第4節で示した式から算出することができる. Fig. 5-6(a)の各線の傾き $S_{j(0)}$ と間隔 P_j から G2 と各ドット間のゲート容量 C_{1j} , C_{2j} を求めた. ここで, 少数電子系

におけるゲート容量のばらつきから S_j , P_j は一定ではないので, P_j , S_j の平均値を用いた. また, G3 と各ドット間のゲート容量 C_{3j} を Fig. 5-6(a)-(f)の安定電荷状態の a を増加した際の S_j の変化量を用いて求めた. ここで, 傾き $S_{j(k)}$ ($k > 0$)は Fig. 5-6(b)-(f)の各安定電荷状態における平均値を用いた. 求めたゲート容量を Table V に示す.

Table V. 3Gate-F デバイスのゲート容量平均値.

	$V_1 (i = 1)$	$V_2 (i = 2)$	$V_3 (i = 3)$	Total ($C_{QDj} = C_{1j} + C_{2j} + C_{3j}$)
QD1 ($j = 1$)	3.8 ± 0.1 aF	1.2 ± 0.2 aF	0.1 ± 0.02 aF	5.1 aF
QD2 ($j = 2$)	0.9 ± 0.1 aF	1.9 ± 0.1 aF	0.4 ± 0.02 aF	3.2 aF
QD3 ($j = 3$)	0.3 ± 0.1 aF	2.5 ± 0.1 aF	2.1 ± 0.1 aF	4.9 aF




Fig. 5-6. 3Gate-F デバイスに対して、同時スイープ法を適応した実験結果. ピンクの点は QD3 に起因した電流ピークを示している.

Table V から三重量子ドットは Fig. 5-7(a)のように形成されていると考えられる. まず, $C_{11} > C_{12} > C_{13}$, $C_{33} > C_{32} > C_{31}$ となっていることから QD1, QD3 は G1, G2 の直下に形成していると推測できる. しかし, $C_{23} > C_{22}$ となっているため G2 は QD2 より QD3 と強く結合している. これは, 図のように微細ゲート電極がドレイン側に大きくずれているため生じたものと考えられる. また, QD2 と QD3 間のポテンシャルバリアが G2 の直下に形成されている可能性がある. Fig. 5-7(b)に示すように, 再酸化の際にゲート酸化膜があるため, 酸化される領域がゲート直下まで及ぶことがあると考えられる. これを解決するためには, ゲート間隔をさらに狭くするかゲート幅を広げる必要がある. また, ゲート間隔を狭めたことにより G2 が全てのドットに対して強く結合しており, C_{21} , C_{23} が比較的大きな値になっている. 各ドットのゲート容量の和は $C_{QD1} > C_{QD3} > C_{QD2}$ となっていることからドットサイズがばらばらなっていることが分かる. この原因は第 4 章でも述べたように細線幅の揺らぎによって生じたものと考えられる.




Fig. 5-7. (a) 3Gate-F の三重量子ドットの模式構造図. (b) ゲート隙間から再酸化するときのデバイスの模式断面図. 酸化される領域がゲートの直下まで影響している.

次に, Fig. 5-6 の安定電荷状態における charge transition line の引き方について考える. この評価方法では, 有限温度での電流ピークを安定電荷状態から探索するため, ピークの強さが重要となる. 温度が高くなるとピークが不鮮明になり特定しにくくなる. そこで, ピークの位置をより明確にするため Fig. 5-8 にドレイン電流の二階微分をプロットした結果を示す. Fig. 5-8(a), (b)はそれぞれ Fig. 5-6(a)のドレイン電流 I_D を V_1 軸に二階微分した $\frac{\partial^2 I_D}{\partial V_1^2}$, V_2 軸に二階微分した $\frac{\partial^2 I_D}{\partial V_2^2}$ プロットを示している. これらの結果から分かるように, (a)では

V_1 軸に沿った電流振動が鮮明になり, QD1 の charge transition line が白色の領域で現れている. そして, Fig. 5-6(a)から得られた charge transition line(黄線)とほぼ一致していることが分かる. 一方, QD2, QD3 は G_2 との結合が大きく, V_2 軸に沿ったクーロン振動であるので, QD2, QD3 の charge transition line は Fig. 5-8(b)で鮮明に見られる. 同様に, Fig. 5-6(a)から得られた QD2, QD3 の charge transition line(赤線, 緑線)と良く一致している. このように, 電流プロットにおける不鮮明な電流ピークに対しては, 二階微分プロットすることで電流ピークを明瞭にすることができる.




Fig. 5-8. Fig. 5-6(a)の安定電荷状態のドレイン電流を(a) V_1 , (b) V_2 で二階微分し, $\frac{\partial^2 I_D}{\partial V_1^2}$, $\frac{\partial^2 I_D}{\partial V_2^2}$ をそれぞれプロットした結果. 同時スイープ法から特定した QD1, QD2, QD3 の charge transition line を黄線, 赤線, 緑線でそれぞれ示している.




Fig. 5-9. $V_2 = 0.5$ V の時の V_1 - V_3 変化時の安定電荷状態. 同時スイープ法から見積もったゲート容量を考慮し, 電流ピークから各ドットの charge transition line を引いている.

また、 $V_2 = 0.5 \text{ V}$ における V_1 - V_3 変化時のドレイン電流の等高線プロットを Fig. 5-9 に示す。Fig. 5-6 の安定電荷状態を考慮して、電流ピークから各ドットの charge transition line をそれぞれ引くことができ、三重量子ドットの安定電荷状態となっていることが分かる。この結果では、QD1, QD3 の電流ピークが黄線、緑線に沿って比較的明瞭に見られ、QD2 の電流ピークは赤線に沿って不明瞭であるが観測できる。また、これらの線から算出したゲート容量は Table V で示したゲート容量とも整合性が取れており、同時スイープによるゲート容量評価法の正当性を示している。

最後に、測定温度について議論する。この評価法では温度が重要なパラメーターになる。直列三重量子ドットでは極低温では、全てのドットのエネルギー準位が揃う時に電流が流れるので、電流ピークから評価ができない。有限温度では熱擾乱によりエネルギー準位が一致していない時でも電流が流れ、僅かな電流ピークが観測できる。しかし、温度が高すぎると電流ピークの判別が難しくなると推測できる。そこで、温度依存性を評価した。Fig. 5-10 に $T = 10, 20, 30 \text{ K}$ の時の V_1 - V_2 変化時のドレイン電流の等高線プロットを示す。温度上昇により valley current が増加していることが分かる。また、 $T = 10 \text{ K}$ では電流が流れていない領域において、 $T = 20 \text{ K}$ では電流ピークが観測できる。このピークは QD3 の charge transition line に沿った電流であり、熱擾乱によって現れたと考えられる。このように、温度上昇により観測できる電流ピークが増えることが起こり得る。しかし、 $T = 30 \text{ K}$ では valley current が増加しすぎたためピークとして判断するのが困難になる。 $T = 10 \text{ K}$ 以下では valley current が減少し、ピークは明瞭に現れるが下げすぎるとピークは見えなくなる。つまり、この評価方法では測定温度の調整が重要であると言える。




Fig. 5-10. $T =$ (a) 10, (b) 20, (c) 30 K の V_1 - V_2 変化時の安定電荷状態. ピンク
 の円の領域では温度上昇に伴い, QD3 に起因した電流ピークが現れる.

第6節 小括

本章では、高集積化へ向けた三重量子ドットの簡易な評価方法として同時スイープ法を提案し、シミュレーションを用いてその有効性を示した。また、小型化した三重量子ドットをパターン依存酸化と再酸化で作製し、同時スイープ法を用いてゲート容量の評価を行った。

高集積化した三重量子ドットでは、ゲート電極と全ての量子ドットが強く結合すると推測できる。そこで、Monte Carlo simulation を用いて cross coupling が大きい場合の三重量子ドットの安定電荷状態を評価した。シミュレーション結果から、ゲート電極 G2 と量子ドット QD3 の結合容量 C_{23} が増加することで、 V_1 - V_2 変化時の安定電荷状態において QD3 に起因した電流ピークが強く現れることを示した。また、ドット間の結合が強くなることでも QD3 によるピークが現れることを示した。そして、QD3 のピークが現れるが、QD3 の電流ピークであると特定しにくい条件が複雑な安定電荷状態となることを明らかにした。この条件において、QD3 のピークを特定する手法として同時スイープ法を提案した。

$V_3 = aV_1$ の条件で、 V_1, V_2, V_3 を同時に変化したときのドレイン電流の等高線プロットにおいて、 a の値を徐々に増加することで QD3 の電流ピークを特定できることをシミュレーション結果から明らかにした。この原理としては、QD3 charge transition line の傾きが QD1, QD2 より大きく変化することを利用し、QD2 と QD3 の charge transition line が近づいたときに現れる電流ピークをプロットし、 a を増加したときのピークシフトを推測することで QD3 charge transition line を特定することが可能となる。また、各ドットの charge transition line の傾きの変化からすべてのゲート容量が算出可能であることを示した。同時スイープ法は三重量子ドットの複雑な安定電荷状態の解析に適していると言える。

次に、実際に微細ゲートの間隔を狭くした三重量子ドットデバイスを作製し、同時スイープ法を適応し、その有効性を示した。算出したゲート容量から、微細ゲートの間隔が狭くなることで G2 と QD1, QD3 間の結合が強くなっていることを明らかにした。また、ドットサイズのばらつきの解決策として、リソグラフィの改善だけではなくゲート間隔をさらに狭くする必要があることが分かった。最後に、電流ピークの温度依存性から同時スイープ法で評価する際の測定温度の重要性を示した。

以上のことから、高集積三重量子ドットのゲート容量の評価方法として同時スイープ法が有効であることを示した。また、高集積な三重量子ドットを作製した際のドットサイズのばらつきが生じる原因を明らかにし、今後の高集積化マルチ量子ドット作製への知見を得たと言える。

第6章 総括

CMOS プロセスの微細化限界に伴い、既存のコンピュータの演算処理に代わる新しい演算処理システムが期待されている。その中でも量子演算は、超高速かつ超並列計算が可能なシステムとして注目されている。本研究では、量子演算を実現するための基本素子である量子ビットに注目した。量子ビットの実現には、量子ドットと各量子ドットを個別に制御するためのゲート電極を集積する必要がある。特に、シリコンマルチ量子ドットはスピン量子ビットに期待されている。そこで、既存の CMOS 技術を活かせる作製手法で高集積化が可能なシリコンマルチ量子ドットの作製を行い、その基礎特性の評価を行った。

第1節 パターン依存酸化法で作製した単電子トランジスタの評価

シリコン量子ドットの作製手法に関する先行研究は数多くある。本研究では、その中でも簡易なシリコン量子ドットの作製手法であるパターン依存酸化法に注目した。この手法はシリコン細線を酸化するという極めてシンプルな作製法である。そこで、パターン依存酸化を応用しマルチ量子ドットの作製を狙った。マルチ量子ドットの作製の前段階として、パターン依存酸化法で作製したシリコン単電子トランジスタの基礎特性評価を行った。

上下にゲート電極を取付けた 2 ゲートシリコン単電子トランジスタを作製し、電界依存性を評価した結果、上下の電界のバランスによってゲート容量が僅かに変化することが分かった。この原因は、シリコン細線を酸化し作製した量子ドットは非常に微小であるのでドットがいびつな形状になっていると考えられ、電界により電子がドットの形状に依存して移動し、電子の波動関数の広がりが増えたためと推測できる。また、この現象は、量子ドット中の電子数が少ないほど顕著に見られた。このことから、電子数が増えるとドット全体に電子が広がるため、電界による電子の波動関数の広がりに変化が見られなくなったと考えられる。次に、量子ドット中の電子数依存性を評価した結果、電子数増加によりソース・ドレイン容量が大きくなりチャージングエネルギーが小さくなることが分かった。これは、電子数増加によって電子の波動関数の広がりが大きくなり、実効的なドットサイズが増大していると推測できる。一方、電子数が一定であれば電界のバランスが変化してもソース・ドレイン容量に大きな変化は見られなかった。

これらの結果から、パターン依存酸化法で作製したシリコン量子ドットは、電界のバランスでゲート容量は僅かに変化するが、電界変化よりも電子数変化による影響のほうが大きく、ドットサイズが電子数で制御できることを示した。

第2節 パターン依存酸化と再酸化で作製したマルチ量子ドットの評価

パターン依存酸化法で単一量子ドットを形成後、微細ゲート電極を2本取付け再酸化することにより、二重量子ドットが形成できることを明らかにした。これは、細線中央部は微細ゲートに覆われていないので、再酸化した際に細線中央部のみ酸化され、ポテンシャルバリアが形成し、単一量子ドットが分裂することで二重量子ドットが形成したと考えられる。また、単一量子ドットで電子数によってドットサイズが増大したことを踏まえ、二重量子ドットの電子数依存性を評価した結果、電子数増加によってドット間の結合が強くなることが分かった。これは、ドットサイズの増大に伴い実効的なドット間の距離が狭まったためだと考えられる。また、少数電子領域においては、不規則な結合の変化を観測した。これは、微小シリコン量子ドットのいびつな形状に起因しており、少数電子領域では電界や電子数の変化によって電子配置が複雑に変化するため、ドット間の結合も不規則に変化したと考えられる。

以上のことから、この手法で作製した二重量子ドットでは、電子数によってドット間結合を制御できることを示した。また、ドットの形状によっては少数電子領域においても二重量子ドットの弱結合状態が実現できる可能性を示した。しかし、スピン量子ビットへの応用を考えると、電子1,2個の領域で二重量子ドット間の結合がある程度必要である。今後の課題としては、0電子領域の観測とドット間のポテンシャルバリアの高さを酸化条件で制御できるかどうかを確認する必要がある。

量子計算の実用化には、量子ビットの多ビット化、つまり、量子ドットの集積化が必要である。そこで、細線上に微細ゲートを3本取付け再酸化することで、三重量子ドットが形成できることを明らかにした。このことから、この作製手法では、微細ゲートの本数を増加することで量子ドットの集積化ができることを示した。また、安定電荷状態から算出したゲート容量からドットサイズにばらつきがあることを確認した。この原因としては、細線幅が揺らいでいるために細線の細い箇所にポテンシャルバリアができやすくなったためであると考えられる。このことから、リソグラフィ技術の改善が課題と言える。

第3節 高集積三重量子ドットの評価方法の提案と今後の展望

ゲート直下に量子ドットが形成する構造では、量子ドットの高集積化を考えると、ゲートのピッチを狭める必要がある。シミュレーション結果から、ゲート間隔を狭めた場合の三重量子ドットでは安定電荷状態が複雑になることを示した。そこで、これまで用いられてきたドレイン電流の4次元プロットによる解析手法に代わる簡易な手法として同時スイープ法を提案した。同時スイープ法により、ドレイン電流の3次元プロットを数回測定することで三重量子ドットのゲート容量を見積もることができることを、シミュレーションを用いて示した。

そして、実際にパターン依存酸化と再酸化で作製したゲート間隔を狭めた三重量子ドットにおいて同時スイープ法を適応することでゲート容量を見積もることができ、その有用性を確認した。また、見積もったゲート容量から細線幅の揺らぎだけでなく、ゲート間隔の広さが原因で、ドットのばらつきが生じることが分かった。このことから、ゲート長を大きくして間隔を狭めることでもドット間のポテンシャルバリアの位置を制御できる可能性を示した。

以上のことから、本研究では高集積化が可能なマルチ量子ドットの簡易な作製とその評価法を確立したと言える。また、対称性の良いドットを形成するための指針を示した。簡易な多重量子ドットの作製手法は、量子ビットの多ビット化や高精度な単電子ポンプの作製のために重要であり、今後、量子コンピュータや標準電流の実用化に繋がると考えている。

謝辞

本研究の遂行にあたり、北海道大学大学院情報科学研究科 高橋庸夫教授、同 有田正志准教授、同 福地厚助教授の先生方には多大なご指導、助言を頂きました。心よりお礼申し上げます。また、今は退官された浜田弘一技官には研究生生活について様々な助言をいただき、感謝致します。北海道大学大学院情報科学研究科 葛西誠也教授、同 富田章久教授には本論文執筆にあたり多くの議論とご指導を頂きました。厚くお礼申し上げます。

本研究は NTT 物性科学基礎研究所との共同研究であり、単電子トランジスタおよびマルチ量子ドットデバイスの作製をして頂きました。デバイスを作製して頂いた皆様に深く感謝致します。また、NTT 物性科学基礎研究所 藤原聡様には、デバイス作製だけではなく研究結果について多くの助言を頂きました。心より感謝致します。

本研究の実験を進めるにあたり、実験装置の使い方の指導など様々なサポートしていただいたナノ物性工学研究室 篠原迪人氏に感謝致します。また同じ研究グループの竹中浩人氏、吉岡勇氏、佐藤光氏には、研究に関して多くの議論をして頂きました。感謝申し上げます。

ナノ物性工学研究室 工藤昌輝博士、村上暢介博士には研究の進め方の指導や研究について活発な議論をして頂きました。感謝申し上げます。また、研究室の在学生および卒業生の皆様にも大変お世話になりました。

最後に、研究生生活を支えてくれた父と母、学生寮の寮母さんに心より感謝致します。ありがとうございました。

参考文献一覽

- [1] G. E. Moore, “Cramming more components onto integrated circuits”, *Proceedings of the IEEE*, **86**, 82 (1998).
- [2] K. K. Likharev, “Single – electron transistors: Electrostatic analogs of the DC SQUIDS”, *IEEE Transactions on Magnetics*, **23**, 1142 (1987).
- [3] M. A. Kastner, “The single-electron transistor”, *Review of Modern Physics*, **64**, 849 (1992).
- [4] L. P. Kouwenhoven, C. M. Marcus, P. L. McEuen, S. Tarucha, R. M. Westervelt, and N. S. Wingreen “Electron transport in quantum dots”, in *Mesoscopic Electron Transport: Proceedings of the Advanced Study Institute*, edited by L. L. Sohn, L. P. Kouwenhoven, and G. Schon (Kluwer, Dordrecht, 1997), pp. 105-214.
- [5] K. K. Likharev, “Single-electron devices and their applications”, *Proceedings of the IEEE*, **87**, 606 (1999).
- [6] D. Loss and D. P. DiVincenzo, “Quantum computation with quantum dots”, *Physical Review A*, **57**, 120 (1998).
- [7] H. Pothier, P. Lafarge, P. F. Orfila, C. Urbina, D. Esteve, and M. H. Devoret, “Single electron pump fabricated with ultrasmall normal tunnel junction”, *Physica B*, **169**, 573 (1991).
- [8] H. D. Jensen and J. M. Martinis, “Accuracy of the electron pump”, *Physical Review B*, **46**, 13407 (1992).
- [9] M. W. Keller, A. L. Eichenberger, J. M. Martinis, and N. M. Zimmerman, “A capacitance standard based on counting electrons”, *Science*, **285**, 1706 (1999).
- [10] M. A. Eriksson, M. Friesen, S. N. Coppersmith, R. Joynt, L. J. Klein, K. Slinker, C. Tahan, P. M. Mooney, J. O. Chu, and S. J. Koester, “Spin-based quantum dot quantum computing in silicon”, *Quantum Information Processing*, **3**, 133 (2004).
- [11] F. H. L. Koppens, K. C. Nowack, and L. M. K. Vandersypen, “Spin echo of a single electron spin in a quantum dot”, *Physical Review Letters*, **100**, 236802 (2008).
- [12] T. Obata, M. Pioro-Ladriere, Y. Tokura, Yun-Sok Shin, T. Kubo, K. Yoshida, T. Taniyama, and S. Tarucha,

- “Coherent manipulation of individual electron spin in a double quantum dot integrated with a micromagnet”, *Physical Review B*, **81**, 085317 (2010).
- [13] I. van Weperen, B. D. Armstrong, E. A. Laird, J. Medford, C. M. Marcus, M. P. Hanson, and A. C. Gossard, “Charge-state conditional operation of a spin qubit”, *Physical Review Letters*, **107**, 030506 (2011).
- [14] A. P. Higginbotham, F. Kuemmeth, M. P. Hanson, A. C. Gossard, and C. M. Marcus, “Coherent operations and screening in multielectron spin qubits”, *Physical Review Letters*, **112**, 026801 (2014).
- [15] K. V. Klitzing, G. Dorda, and M. Pepper, “New method for high-accuracy determination of the fine-structure constant based on quantized hall resistance”, *Physical Review Letters*, **45**, 494 (1980).
- [16] B. D. Josephson, “Possible new effect in superconductive tunneling”, *Physics Letters*, **1**, 251 (1962).
- [17] P. W. Anderson and J. M. Rowell, “Probable observation of the Josephson superconducting tunneling effect”, *Physical Review Letters*, **10**, 230 (1963).
- [18] H. Pothier, P. Lafarge, C. Urbina, D. Esteve, and M. H. Devoret, “Single-electron pump based on charging effects”, *Europhysics Letters*, **17**, 249 (1992).
- [19] M. W. Keller, J. M. Martinis, N. M. Zimmerman, and A. H. Steinbach, “Accuracy of electron counting using a 7-junction electron pump”, *Applied Physics Letters*, **69**, 1804 (1996).
- [20] N. M. Zimmerman, W. H. Huber, A. Fujiwara, and Y. Takahashi, “Excellent charge offset stability in a Si-based single-electron tunneling transistor”, *Applied Physics Letters*, **79**, 3118 (2001).
- [21] E. Hourdakis, J. A. Wahl, and N. M. Zimmerman, “Lack of charge offset drift is a robust property of Si single electron transistors”, *Applied Physics Letters*, **92**, 062102 (2008).
- [22] N. M. Zimmerman, W. H. Huber, B. Simonds, E. Hourdakis, A. Fujiwara, Y. Ono, Y. Takahashi, H. Inokawa, M. Furlan, and M. W. Keller, “Why the long-term charge offset drift in Si single-electron tunneling transistors is

- much smaller (better) than in metal-based ones: Two-level fluctuator stability”, *Journal of Applied Physics*, **104**, 033710 (2008).
- [23] P. J. Koppinen, M. D. Stewart, Jr., and N. M. Zimmerman, “Fabrication and electrical characterization of fully CMOS-compatible Si single-electron devices”, *IEEE Transactions on Electron Devices*, **60**, 78 (2013).
- [24] N. M. Zimmerman, C. H. Yang, N. S. Lai, W. H. Lim, and A. S. Dzurak, “Charge offset stability in Si single electron devices with Al gates”, *Nanotechnology*, **25**, 405201 (2014).
- [25] M. D. Stewart, Jr. and N. M. Zimmerman, “Stability of single electron devices: charge offset drift”, *Applied Science*, **6**, 187 (2016).
- [26] D. V. Averin and K. K. Likharev, “Coulomb blockade of single-electron tunneling, and coherent oscillations in small tunnel junctions”, *Journal of Low Temperature Physics*, **62**, 345 (1986).
- [27] M. H. Devoret and H. Grabert, “in *Single Charge Tunneling: Coulomb Blockade Phenomena in Nanostructures*”, edited by H. Grabert and M. H. Devoret (Plenum Press and NATO Scientific Affairs Division, New York, 1992), pp. 1–19.
- [28] L. P. Kouwenhoven, C. M. Marcus, P. L. McEuen, S. Tarucha, R. M. Westervelt, and N. S. Wingreen, in *Mesoscopic Electron Transport: Proceedings of the Advanced Study Institute*, edited by L. L. Sohn, L. P. Kouwenhoven, and G. Schon (Kluwer, Dordrecht, 1997), pp. 105-214.
- [29] T. A. Fulton and G. J. Dolan, “Observation of single-electron charging effects in small tunnel junctions”, *Physical Review Letters*, **59**, 109 (1987).
- [30] S. Kano, K. Maeda, D. Tanaka, M. Sakamoto, T. Teranishi, and Y. Majima, “Chemically assembled double-dot single-electron transistor analyzed by the orthodox model considering offset charge”, *Journal of Applied Physics*, **118**, 134304 (2015).

- [31] S. Kano, D. Tanaka, M. Sakamoto, T. Teranishi, and Y. Majima, “Control of charging energy in chemically assembled nanoparticle single-electron transistors”, *Nanotechnology*, **26**, 045702 (2015).
- [32] Y. Azuma, Y. Onuma, M. Sakamoto, T. Teranishi, and Y. Majima, “Rhombic coulomb diamond in a single-electron transistor based on an Au nanoparticle chemically anchored at both ends”, *Nanoscale*, **8**, 4720 (2016).
- [33] D. G. Gordon, H. Shtrikman, D. Mahalu, D. A. Magder, U. Meirav, and M. A. Kastner, “Kondo effect in a single-electron transistor”, *Nature*, **391**, 156 (1998).
- [34] L. P. Kouwenhoven, D. G. Austing, and S. Tarucha, “Few-electron quantum dots”, *Reports on Progress in Physics*, **64**, 701 (2001),
- [35] W. G. van der Wiel, T. Fujisawa, S. Tarucha, and L. P. Kouwenhoven, “A double quantum dot as an artificial two-level system”, *Japanese Journal of Applied Physics*, **40**, 2100 (2001).
- [36] W. G. van der Wiel, S. D. Franceschi, J. M. Elzerman, T. Fujisawa, S. Tarucha, and L. P. Kouwenhoven, *Review of Modern Physics*, **75**, 1 (2003).
- [37] P. W. Shor, “Algorithms for quantum computation: discrete logarithms and factoring”, *Proceedings of the 35th Annual Symposium on Foundations of Computer Science*, pp. 124-134 (1994).
- [38] D. P. DiVincenzo, D. Bacon, J. Kempe, G. Burkard, and K. B. Whaley, “Universal quantum computation with the exchange interaction”, *Nature*, **408**, 339 (2000).
- [39] T. D. Ladd, F. Jelezko, R. Laflamme, Y. Nakamura, C. Monroe, and J. L. O’Brien, “Quantum computers”, *Nature*, **464**, 45 (2010).
- [40] A. Barenco, C. H. Bennett, R. Cleve, D. P. DiVincenzo, N. Margolus, P. Shor, T. Sleator, J. A. Smolin, and H. Weinfurter, “Elementary gates for quantum computation”, *Physical Review B*, **52**, 3457 (1995).
- [41] D. P. DiVincenzo, “Two-bit gates are universal for quantum computation”, *Physical Review A*, **51**, 1015 (1995).

- [42] C. Jones, M. F. Gyure, T. D. Ladd, M. A. Fogarty, A. Morello, and A. S. Dzurak, “A logical qubit in a linear array of semiconductor quantum dots”, <https://arxiv.org/abs/1608.06335>.
- [43] L. M. K. Vandersypen, M. Steffen, G. Breyta, C. S. Yannoni, M. H. Sherwood, and I. L. Chuang, “Experimental realication of Shor’s quantum factoring algorithm using nuclear magnetic resonance”, *Nature*, **414**, 883 (2001).
- [44] L. M. K. Vandersypen and I. L. Chuang, “NMR technology for quantum control and computation”, *Review of Modern Physics*, **76**, 1037 (2004).
- [45] E. M. Lopez, A. Laing, T. Lawson, R. Alvarez, X. Q. Zhou, and J. L. O’Brien, “Experimental realization of Shor’s quantum factoring algorithm using qubit recycling”, *Nature Photonics*, **6**, 773 (2012).
- [46] X. D. Cai, C. Weedbrook, Z. E. Su, M. C. Chen, M. Gu, M. J. Zhu, L. Li, N. L. Liu, C. Y. Lu, and J. W. Pan, “Experimental quantum computing to solve systems of linear equations” *Physical Review Letters*, **110**, 230501 (2013).
- [47] P. Schindler, J. T. Barreiro, T. Monz, V. Nebendahl, D. Nigg, M. Chwalla, M. Hennrich, and R. Blatt, “Experimental repetitive quantum error correction”, *Science*, **332**, 1059 (2011).
- [48] B. P. Lanyon, C. Hempel, D. Nigg, M. Muller, R. Gerritsma, F. Zahring, P. Schindler, J. T. Barreiro, M. Rambach, G. Kirchmair, M. Hennrich, P. Zoller, R. Blatt, and C. F. Roos, “Universal digital quantum simulation with trapped ions”, *Science*, **334**, 57 (2011).
- [49] S. Simmons, R. M. Brown, H. Riemann, N. V. Abrosimov, P. Becker, H. J. Pohl, M. L. W. Thewalt, K. M. Itoh, and J. J. L. Morton, “Entanglement in a solid-state spin ensemble”, *Nature*, **470**, 69 (2011).
- [50] R. Hanson, L. P. Kouwenhoven, J. R. Petta, S. Tarucha, L. M. K. Vandersypen, “Spins in few-electron quantum dots”, *Review of Modern Physics*, **79**, 1217 (2007).
- [51] M. A. Eriksson, S. N. Coppersmith, and M. G. Lagally, “Semiconductor quantum dot qubits”, *Material Research*

Society Bulletin, **38**, 794 (2013).

- [52] A. M. Tyryshkin, S. Tojo, J. J. L. Morton, H. Riemann, N. V. Abrosimov, P. Becker, H. J. Pohl, T. Schenkel, M. L. W. Thewalt, K. M. Itoh, and S. A. Lyon, “Electron spin coherence exceeding seconds in high-purity silicon”, *Nature Materials*, **11**, 143 (2012).
- [53] B. Weber, Y. H. M. Tan, S. Mahapatra, T. F. Watson, H. Ryu, R. Rahman, L. C. L. Hollenberg, G. Klimeck, and M. Y. Simmons, “Spin blockade and exchange in coulomb-confined silicon double quantum dots”, *Nature Nanotechnology*, **9**, 430 (2014).
- [54] C. Tahan and R. Joynt, “Relaxation of excited spin, orbital, and valley qubit states in ideal silicon quantum dots”, *Physical Review B*, **89**, 075302 (2014).
- [55] E. Kawakami, P. Scarlino, D. R. Ward, F. R. Braakman, D. E. Savage, M. G. Lagally, M. Friesen, S. N. Coppersmith, M. A. Eriksson, and L. M. K. Vandersypen, “Electrical control of a long-lived spin qubit in a Si/SiGe quantum dot”, *Nature Nanotechnology*, **9**, 666 (2014).
- [56] X. Hao, R. Ruskov, M. Xiao, C. Tahan, and H. W. Jiang, “Electron spin resonance and spin-valley physics in a silicon double quantum dot”, *Nature Communications*, **5**, 3860 (2014).
- [57] J. M. Elzerman, R. Hanson, L. H. W. van Beveren, B. Witkamp, L. M. K. Vandersypen, and L. P. Kouwenhoven, “Single-shot read-out of an individual electron spin in a quantum dot”, *Nature*, **430**, 431 (2004).
- [58] K. C. Nowack, F. H. L. Koppens, Y. V. Nazarov, L. M. K. Vandersypen, “Coherent control of a single electron spin with electric field”, *Science*, **318**, 1430, (2007).
- [59] M. Veldhorst, J. C. C. Hwang, C. H. Yang, A. W. Leenstra, B. de Ronde, J. P. Dehollain, J. T. Muhonen, F. E. Hudson, K. M. Itoh, A. Morello, and A. S. Dzurak, “An addressable quantum dot qubit with fault-tolerant control-fidelity”, *Nature Nanotechnology*, **9**, 981 (2014).

- [60] K. Takeda, J. Kamioka, T. Otsuka, J. Yoneda, T. Nakajima, M. R. Delbecq, S. Amaha, G. Allison, T. Kodera, S. Oda, S. Tarucha, “A fault-tolerant addressable spin qubit in a natural silicon quantum dot”, *Science Advances*, **2**, e1600694 (2016).
- [61] F. H. L. Koppens, C. Buizert, K. J. Tielrooij, I. T. Vink, K. C. Nowack, T. Meunier, L. P. Kouwenhoven, and L. M. K. Vandersypen, “Driven coherent oscillations of a single electron spin in a quantum dot”, *Nature*, **442**, 766 (2006).
- [62] M. P. Landriere, T. Obata, Y. Tokura, Y. S. Shin, T. Kubo, K. Yoshida, T. Taniyama, and S. Tarucha, “Electrically driven single electron spin resonance in a slanting Zeeman field”, *Nature Physics*, **4**, 776 (2008).
- [63] M. Veldhorst, C. H. Yang, J. C. C. Hwang, W. Huang, J. P. Dehollain, J. T. Muhonen, S. Simmons, A. Laucht, F. E. Hudson, K. M. Itoh, A. Morello, and A. S. Dzurak, “A two-qubit logic gate in silicon”, *Nature*, **526**, 410 (2015).
- [64] P. J. Mohr, B. N. Taylor, and D. B. Newell, “CODATA recommended values of the fundamental physical constants: 2010”, *Review of Modern Physics*, **84**, 1527 (2012).
- [65] M. Seo, Y. H. Ahn, Y. Oh, Y. Chung, S. Ryu, H. S. Sim, I. H. Lee, M. H. Bae, and N. Kim, “Improvement of electron pump accuracy by a potential-shape-tunable quantum dot pump”, *Physical Review B*, **90**, 085307 (2014).
- [66] G. Yamahata, T. Karasawa, and A. Fujiwara, “Gigahertz single-hole transfer in Si tunable-barrier pumps”, *Applied Physics Letters*, **106**, 023112 (2015).
- [67] T. Tanttu, A. Rossi, K. Y. Tan, A. Makinen, K. W. Chan, A. S. Dzurak, and M. Mottonen, “Three-waveform bidirectional pumping of single electrons with a silicon quantum dot”, *Scientific Reports*, **6**, 36381 (2016).
- [68] D. C. Glattli, C. Pasquier, U. Meirav, F. I. B. Williams, Y. Jim, and B. Etienne, “Co-tunneling of the charge through a 2-D electron island”, *Zeitschrift für Physik B Condensed Matter*, **85**, 375 (1991).

- [69] V. I. Mel'nikov, "Cotunneling rate in a series array of tunnel junctions", *Physics Letters A*, **176**, 267 (1993).
- [70] M. W. Keller, J. M. Martinis, and R. L. Kautz, "Rare errors in a well characterized electron pump: Comparison of experiment and theory", *Physical Review Letters*, **80**, 4530 (1998).
- [71] U. Meirav, P. L. MeEuen, M. A. Kastner, E. B. Foxman, A. Kumar, and S. J. Wind, "Conductance oscillations and transport spectroscopy of a quantum dot", *Zeitschrift für Physik B Condensed Matter*, **85**, 357 (1991).
- [72] C. W. J. Beenakker, "Theory of coulomb-blockade oscillations in the conductance of a quantum dot", *Physical Review B*, **44**, 1646 (1991).
- [73] I. M. Ruzin, V. Chandrasekhar, E. I. Levin, and L. I. Glazman, "Stochastic coulomb blockade in a double-dot system", *Physical Review B*, **45**, 13469 (1992).
- [74] M. Manoharan, Y. Tsuchiya, S. Oda, and H. Mizuta, "Stochastic coulomb blockade in coupled asymmetric silicon dots formed by pattern-dependent oxidation", *Applied Physics Letters*, **92**, 092110 (2008).
- [75] D. V. Averin and Yu. V. Nazarov, in *Single Charge Tunneling: Coulomb Blockade Phenomena in Nanostructures*, edited by H. Grabert and M. H. Devoret (Plenum Press and NATO Scientific Affairs Division, New York, 1992), pp. 217-247.
- [76] D. Schroer, A. D. Greentree, L. Gaudreau, K. Eberl, L. C. L. Hollenberg, J. P. Kotthaus, and S. Ludwig, "Electrostatically defined serial triple quantum dot charged with few electrons", *Physical Review B*, **76**, 075306 (2007).
- [77] M. R. Delbecq, T. Nakajima, T. Otsuka, S. Amaha, J. D. Watson, M. J. Manfra, and S. Tarucha, "Full control of quadruple quantum dot circuit charge states in the single electron regime", *Applied Physics Letters*, **104**, 183111 (2014).
- [78] T. Takakura, A. Noiri, T. Obata, T. Otsuka, J. Yoneda, K. Yoshida, and S. Tarucha, "Single to quadruple quantum

- dots with tunable tunnel couplings”, *Applied Physics Letters*, **104**, 113109 (2014).
- [79] N. Shaji, C. B. Simmons, M. Thalakulam, L. J. Klein, H. Qin, H. Luo, D. E. Savage, M. G. Lagally, A. J. Rimberg, R. Joynt, M. Friesen, R. H. Blick, S. N. Coppersmith, and M. A. Eriksson, “Spin blockade and lifetime-enhanced transport in a few-electron Si/SiGe double quantum dot”, *Nature Physics*, **4**, 540 (2008).
- [80] C. B. Simmons, M. Thalakulam, B. M. Rosemeyer, B. J. van Bael, E. K. Sackmann, D. E. Savage, M. G. Lagally, R. Joynt, M. Friesen, S. N. Coppersmith, and M. A. Eriksson, “Charge sensing and controllable tunnel coupling in a Si/SiGe double quantum dot”, *Nano Letters*, **9**, 3234 (2009).
- [81] M. Thalakulam, C. B. Simmons, B. M. Rosemeyer, D. E. Savage, M. G. Lagally, M. Friesen, S. N. Coppersmith, and M. A. Eriksson, “Fast tunnel rates in Si/SiGe one-electron single and double quantum dots”, *Applied Physics Letters*, **96**, 183104 (2010).
- [82] B. M. Maune, M. G. Borselli, B. Huang, T. D. Ladd, P. W. Deelman, K. S. Holabird, A. A. Kiselev, I. A. Rodriguez, R. S. Ross, A. E. Schmitz, M. Sokolich, C. A. Watson, M. F. Gyure, and A. T. Hunter, “Coherent singlet-triplet oscillations in a silicon-based double quantum dot”, *Nature*, **481**, 344 (2012).
- [83] N. S. Lai, W. H. Lim, C. H. Yang, F. A. Zwanenburg, W. A. Coish, F. Qassemi, A. Morello, and A. S. Dzurak, “Pauli spin blockade in a highly tunable silicon double quantum dot”, *Scientific Reports*, **1**, 110 (2011).
- [84] T. Ito, T. Otsuka, S. Amaha, M. R. Delbecq, T. Nakajima, J. Yoneda, K. Takeda, G. Allison, A. Noiri, K. Kawasaki, and S. Tarucha, “Detection and control of charge states in a quintuple quantum dot”, *Scientific Reports*, **6**, 39113 (2016).
- [85] D. M. Zajac, T. M. Hazard, X. Mi, E. Nielsen, and J. R. Petta, “Scalable gate architecture for a one-dimensional array of semiconductor spin qubits”, *Physical Review Applied*, **6**, 054013 (2016).
- [86] K. Yamada, T. Koderu, T. Kambara, and S. Oda, “Fabrication and characterization of p-channel Si double

- quantum dots”, *Applied Physics Letters*, **105**, 113110 (2014).
- [87] K. Horibe, T. Kodera, and S. Oda, “Lithographically defined few-electron silicon quantum dots based on a silicon-on-insulator substrate”, *Applied Physics Letters*, **106**, 083111 (2015).
- [88] M. Ligowski, D. Moraru, M. Anwar, T. Mizuno, R. Jablonski, and M. Tabe, “Observation of individual dopants in a thin silicon layer by low temperature Kelvin Probe Force Microscope”, *Applied Physics Letters*, **93**, 142101 (2008).
- [89] M. Anwar, R. Nowak, D. Moraru, A. Udhiarto, T. Mizuno, R. Jablonski, and M. Tabe, “Effect of electron injection into phosphorus donors in silicon-on-insulator channel observed by Kelvin probe force microscopy”, *Applied Physics Letters*, **99**, 213101 (2011).
- [90] M. Anwar, Y. Kawai, D. Moraru, R. Nowak, R. Jablonski, T. Mizuno, and M. Tabe, “Single-electron charging in phosphorus donors in silicon observed by low-temperature kelvin probe force microscope”, *Japanese Journal of Applied Physics*, **50**, 08LB10 (2011).
- [91] Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwdate, Y. Nakajima, S. Horiguchi, K. Murase, and M. Tabe, “Fabrication technique for Si single-electron transistor operating at room temperature”, *Electronics Letters*, **31**, 136 (1995).
- [92] Y. Ono, K. Yamazaki, M. Nagase, S. Horiguchi, K. Shiraishi, and Yasuo Takahashi, “Single-electron and quantum SOI devices”, *Microelectronic Engineering*, **59**, 435 (2001).
- [93] S. Horiguchi, M. Nagase, K. Shiraishi, H. Kageshima, Y. Takahashi, and K. Murase, “Mechanism of potential profile formation in silicon single-electron transistors fabricated using pattern-dependent oxidation”, *Japanese Journal of Applied Physics*, **40**, L29 (2001).
- [94] M. Uematsu, H. Kageshima, K. Shiraishi, M. Nagase, S. Horiguchi, and Y. Takahashi, “Two-dimensional

- simulation of pattern-dependent oxidation of silicon nanostructures on silicon-on-insulator substrates”, *Solid-State Electronics*, **48**, 1073 (2004).
- [95] S. J. Shin, C. S. Jung, B. J. Park, T. K. Yoon, J. J. Lee, S. J. Kim, J. B. Choi, Y. Takahashi, and D. G. Hasko, “Si-based ultrasmall multiswitching single-electron transistor operating at room-temperature”, *Applied Physics Letters*, **97**, 103101 (2010).
- [96] S. J. Kim, J. J. Lee, H. J. Kang, J. B. Choi, Y. S. Yu, Y. Takahashi, and D. G. Hasko, “One electron-based smallest flexible logic cell”, *Applied Physics Letters*, **101**, 183101 (2012).
- [97] A. Fujiwara, Y. Takahashi, H. Namatsu, K. Kurihara, and K. Murase, “Suppression of effects of parasitic metal-oxide-semiconductor field-effect transistors on Si single-electron transistors”, *Japanese Journal of Applied Physics*, **37**, 3257 (1998).
- [98] D. R. Stewart, D. Sprinzak, C. M. Marcus, C. I. Duruoz, and J. S. Harris Jr, “Correlations between ground and excited state spectra of a quantum dot”, *Science*, **278**, 1784 (1997).
- [99] C. C. Escott, F. A. Zwanenburg, and A. Morello, “Resonant tunneling features in quantum dots”, *Nanotechnology*, **21**, 274018 (2010).
- [100] F. A. Zwanenburg, A. S. Dzurak, A. Morello, M. Y. Simmons, L. C. L. Hollenberg, G. Klimeck, S. Rogge, S. N. Coppersmith, and M. A. Eriksson, “Silicon quantum electronics”, *Review of Modern Physics*, **85**, 961 (2013).
- [101] M. T. Bjork, C. Thelander, A. E. Hansen, L. E. Jensen, M. W. Larsson, L. R. Wallenberg, and L. Samuelson, “Few-electron quantum dots in nanowires”, *Nano Letters*, **4**, 1621 (2004).
- [102] F. A. Zwanenburg, A. A. van Loon, G. A. Steele, C. E. W. M. van Rijmenam, T. Balder, Y. Fang, C. M. Lieber, and L. P. Kouwenhoven, “Ultrasmall silicon quantum dots”, *Journal of Applied Physics*, **105**, 124314 (2009).
- [103] T. B. Boykin, G. Klimeck, M. Friesen, S. N. Coppersmith, P. von Allmen, F. Oyafuso, and S. Lee, “Valley

- splitting in low-density quantum-confined heterostructures studied using tight-binding models”, *Physical Review B*, **70**, 165325 (2004).
- [104] W. H. Lim, F. A. Zwanenburg, H. Huebl, M. Möttönen, K. W. Chan, A. Morello, and A. S. Dzurak, “Observation of the single-electron regime in a highly tunable silicon quantum dot”, *Applied Physics Letter*, **95**, 242102 (2009).
- [105] R. M. Potok, J. A. Folk, C. M. Marcus, V. Umansky, M. Hanson, and A. C. Gossard, “Spin and polarized current from coulomb blockaded quantum dots”, *Physical Review Letters*, **91**, 016802-1 (2003).
- [106] A. Kogan, S. Amasha, D. G. Gordon, G. Granger, M. A. Kastner, and H. Shtrikman, “Measurements of Kondo and spin splitting in single-electron transistors”, *Physical Review Letters*, **93**, 166602-1 (2004).
- [107] L. H. W. van Beveren, R. Hanson, T. Vink, F. H. L. Koppens, L. P. Kouwenhoven, and L. M. K. Vandersypen, “Spin filling of a quantum dot derived from excited-state spectroscopy”, *New Journal of Physics*, **7**, 182 (2005).
- [108] T. Fujisawa, T. H. Oosterkamp, W. G. van der Wiel, B. W. Broer, R. Aguado, S. Tarucha, and L. P. Kouwenhoven, “Spontaneous emission spectrum in double quantum dot devices”, *Science*, **282**, 932 (1998).
- [109] C. Weber, A. Fuhrer, C. Fauth, G. Lindwall, L. Samuelson, and A. Wacker, “Probing confined phonon modes by transport through a nanowire double quantum dot”, *Physical Review Letters*, **104**, 036801 (2010),
- [110] M. Möttönen, K. Y. Tan, K. W. Chan, F. A. Zwanenburg, W. H. Lim, C. C. Escott, J. M. Pirkkalainen, A. Morello, C. Yang, J. A. van Donkelaar, A. D. C. Alves, D. N. Jamieson, L. C. L. Hollenberg, and A. S. Dzurak, “Probe and control of the reservoir density of states in single-electron devices”, *Physical Review B*, **81**, 161304(R) (2010).
- [111] M. Hofheinz, X. Jehl, M. Sanquer, G. Molas, M. Vinet, and S. Deleonibus, “Individual charge traps in silicon nanowires”, *The European Physical Journal B*, **54**, 299 (2006).
- [112] M. Pierre, M. Hofheinz, X. Jehl, M. Sanquer, G. Molas, M. Vinet, and S. Deleonibus, “Background charges and quantum effects in quantum dots transport spectroscopy”, *The European Physical Journal B*, **70**, 475 (2009).

- [113] M. Saitoh, T. Saito, T. Inukai, and T. Hiramoto, "Transport spectroscopy of the ultrasmall silicon quantum dot in a single-electron transistor", *Applied Physics Letters*, **79**, 2025 (2001).
- [114] S. Lee, Y. Lee, E. B. Song, and T. Hiramoto, "Observation of single electron transport via multiple quantum states of a silicon quantum dot at room temperature", *Nano Letters*, **14**, 71 (2014).
- [115] B. Voisin, V. H. Nguyen, J. Renard, X. Jehl, S. Barraud, F. Triozon, M. Vinet, I. Duchemin, Y. M. Niquet, S. de Franceschi, and M. Sanquer, "Few-electron edge-state quantum dots in a silicon nanowire field-effect transistor", *Nano Letters*, **14**, 2094 (2014).
- [116] M. Urdampilleta, A. Chatterjee, C. C. Lo, T. Kobayashi, J. Mansir, S. Barraud, A. C. Betz, S. Rogge, M. F. G. Zalba, and J. J. L. Morton, "Charge dynamics and spin blockade in a hybrid double quantum dot in silicon", *Physical Review X*, **5**, 031024 (2015).
- [117] A. C. Betz, R. Wacquez, M. Vinet, X. Jehl, A. L. Saraiva, M. Sanquer, A. J. Ferguson, and M. F. G. Zalba, "Dispersively detected Pauli spin-blockade in a silicon nanowire field-effect transistor", *Nano Letters*, **15**, 4622 (2015).
- [118] M. F. G. Zalba, S. Barraud, A. J. Ferguson, and A. C. Betz, "Probing the limits of gate-based charge sensing", *Nature Communications*, **6**, 6084 (2015).
- [119] A. C. Betz, M. L. V. Tagliaferri, M. Vinet, M. Broström, M. Sanquer, A. J. Ferguson, and M. F. G. Zalba, "Reconfigurable quadruple quantum dots in a silicon nanowire transistor", *Applied Physics Letters*, **108**, 203108 (2016).
- [120] K. Nishiguchi, A. Fujiwara, Y. Ono, H. Inokawa, and Y. Takahashi, "Room-temperature-operating data processing circuit based on single-electron transfer and detection with metal-oxide-semiconductor field-effect transistor technology", *Applied Physics Letters*, **88**, 183101 (2006).

- [121] N. Kuwamura, K. Taniguchi, and C. Hamaguchi, “Simulation of single-electron logic circuits”, *Electronics and Communications in Japan (Part II: Electronics)* **77**, 65 (1994).
- [122] E. A. Laird, J. M. Taylor, D. P. DiVincenzo, C. M. Marcus, M. P. Hanson, and A. C. Gossard, “Coherent spin manipulation in an exchange-only qubit”, *Physical Review B*, **82**, 075403 (2010).
- [123] L. Gaudreau, G. Granger, A. Kam, G. C. Aers, S. A. Studenikin, P. Zawadzki, M. P. Ladrerie, Z. R. Wasilewski, and A. S. Sachrajda, “Coherent control of three-spin states in a triple quantum dot”, *Nature Physics*, **8**, 54 (2012).
- [124] J. Medford, J. Beil, J. M. Taylor, E. I. Rashba, H. Lu, A. C. Gossard, and C. M. Marcus, “Quantum-dot-based resonant exchange qubit”, *Physical Review Letters*, **111**, 050501 (2013).
- [125] J. Medford, J. Beil, J. M. Taylor, S. D. Bartlett, A. C. Doherty, E. I. Rashba, D. P. DiVincenzo, H. Lu, A. C. Gossard, and C. M. Marcus, “Self-consistent measurement and state tomography of an exchange-only spin qubit”, *Nature Nanotechnology*, **8**, 654 (2013).
- [126] R. Sanchez, F. G. Marcos, and G. Platero, “Superexchange blockade in triple quantum dots”, *Physical Review B*, **89**, 161402(R) (2014).
- [127] M. C. Rogge and R. J. Haug, “The three dimensionality of triple quantum dot stability diagrams”, *New Journal of Physics*, **11**, 113037 (2009).
- [128] G. Granger, L. Gaudreau, A. Kam, M. P. Ladrerie, S. A. Studenikin, Z. R. Wasilewski, P. Zawadzki, and A. S. Sachrajda, “Three-dimensional transport diagram of a triple quantum dot”, *Physical Review B*, **82**, 075304 (2010).
- [129] T. F. Watson, B. Weber, J. A. Miwa, S. Mahapatra, R. M. P. Heijnen, and M. Y. Simmons, “Transport in asymmetrically coupled donor-based silicon triple quantum dots”, *Nano Letters*, **14**, 1830 (2014).
- [130] H. Inokawa and Y. Takahashi, “Simultaneous-sweep method for evaluation of single-electron transistors with barriers induced by gate electric field”, *Japanese Journal Applied Physics, Part 2*, **43**, L1048 (2004).

研究業績目録

氏名内田 貴史

1. 論文 (学位論文関係)

I 査読付学会誌等

- (1) Takafumi Uchida, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Coupling capacitance between double quantum dots tunable by the number of electrons in Si quantum dots, *Journal of Applied Physics*, vol. 117, 084316-1-6 (2015).
- (2) Takafumi Uchida, Mingyu Jo, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Fabrication and evaluation of series-triple quantum dots by thermal oxidation of silicon nanowire, *AIP Advances*, vol. 5, 117144-1-9 (2015).
- (3) Takafumi Uchida, Mingyu Jo, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Capacitance evaluation of compact silicon triple quantum dots by simultaneous gate voltage sweeping, *Journal of Applied Physics*, vol. 120, 234502-1-6 (2016).

II 査読付国際学会プロシーディングス

- (1) Takafumi Uchida, Hiroto Takenaka, Isamu Yoshioka, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Double-dot Si single-electron transistor with tunable coupling capacitance by the number of electrons in the dot, 2013 Silicon Nanoelectronics Workshop (SNW-2013), Workshop Abstracts, pp. 59-60 (2013.6.9-10, Kyoto, Japan).
- (2) Takafumi Uchida, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Double quantum dot Si single-electron transistor with multiple gate electrodes fabricated by PADOX, Proceedings of the 2013 World Congress on Advances in Nano, Biomechanics, Robotics, and Energy Research, Edited by Chang-Koon Choi, pp.498-503 (2013, ISBN 978-89-89693-36-9-93420).
- (3) Takafumi Uchida, Isamu Yoshioka, Hikaru Sato, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Tunable coupling capacitance of double-quantum-dot single-electron transistor with multiple gates, 2014 Silicon Nanoelectronics Workshop (SNW-2014), Workshop Abstracts, pp.71-72 (2014.6.8-9, Honolulu, USA).
- (4) Takafumi Uchida, Hikaru Satoh, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Series-triple quantum dots fabricated under each control gate by the use of thermal oxidation, 2015 Silicon Nanoelectronics Workshop (SNW-2015), Workshop Abstracts, pp.45-46 (2015.6.14-15, Kyoto, Japan).
- (5) Takafumi Uchida, Hikaru Satoh, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Tunable coupling capacitance of double quantum dot by an electric field, Silicon Quantum Electronics Workshop 2015 (SiQE-2015), Workshop Abstracts, pp.66

(2015.8.3-4, Kagawa, Japan).

- (6) Takafumi Uchida, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Formation of coupled triple silicon quantum dot with a compact device structure, Solid State Devices and Materials 2015 (SSDM-2015), pp.920-921 (2015.9.27-30, Sapporo, Japan).
- (7) Takafumi Uchida, Mingyu Jo, Hikaru Satoh, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Evaluation of the Origin of Excited States Appeared in Small Si Single-electron Transistors, 2016 Silicon Nanoelectronics Workshop (SNW-2016), Workshop Abstracts, pp. 71-72 (2016.6.12-13, Honolulu, USA).
- (8) Takafumi Uchida, Mingyu Jo, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara and Yasuo Takahashi: Evaluation of serially coupled triple quantum dots with a compact device structure by a simultaneous voltage-sweeping method, Proceedings of the 16th international conference on nanotechnology (IEEE NANO 2016), pp.119-122 (2016, ISBN 978-1-5090-3914-2).

2. 論文 (その他)

- (1) Yasuo Takahashi, Hiroto Takenaka, Takafumi Uchida, Masashi Arita, Akira Fujiwara, and Hiroshi Inokawa: “High-speed operation of Si single-electron transistor”, ECS Transactions, vol. 58, no. 9, pp.73-80 (2013).
- (2) Mingyu Jo, Takafumi Uchida, Atsushi Tsurumaki-Fukuchi, Masashi Arita, Akira Fujiwara, Yukinori Ono, Katsuhiko Nishiguchi, Hiroshi Inokawa, Yasuo Takahashi: Fabrication and single-electron-transfer operation of a triple-dot single-electron transistor, Journal of Applied Physics. vol. 118, 214305 (2015).

3. 講演 (学位論文関係)

- (1) Takafumi Uchida, Masashi Arita, Akira Fujiwara, Seiji Samukawa, and Yasuo Takahashi: Double-Dot Si Single-Electron Transistor with Tunable Coupling Capacitance, Tenth International Conference on Flow Dynamics (ICFD-2013) (2013.11.25-27, Sendai, Japan).
- (2) Takafumi Uchida, Isamu Yoshioka, Hikaru Satoh, Masashi Arita, Akira Fujiwara, and Yasuo Takahashi: Double-quantum-dot Si single-electron transistor with multiple gates, The 6th IEEE international Nanoelectronics Conference 2014 (2014.7.28-31, Sapporo, Japan).
- (3) Takafumi Uchida, Masashi Arita, Akira Fujiwara, Seiji Samukawa, and Yasuo Takahashi: Gate-Voltage Tunable Coupling Capacitance of Si Double-Quantum-Dots with Multiple Gates, Eleventh International Conference on Flow Dynamics (ICFD-2014) (2014.10.8-10, Sendai, Japan).
- (4) 内田貴史, 篠原迪人, 竹中浩人, 有田正志, 藤原聡, 高橋庸夫: Si 単電子トランジスタにおけるバックゲート電圧によるクーロンダイヤモンドの変化, 第 47 回応用物理学会北海道支部, A-9 (2012.1.6-7).

- (5) 内田貴史, 篠原迪人, 竹中浩人, Jose Andres Novoa, 有田正志, 藤原聡, 高橋庸夫: Si 単電子トランジスタの高周波応答特性, 第 59 回春季応用物理学会, 24p-KR-4 (2012.3.15-18).
- (6) 内田貴史, 竹中浩人, 吉岡 勇, 有田正志, 藤原聡, 高橋庸夫: 多数のゲートを有する Si 単電子トランジスタの少数電子系の特性評価, 第 73 回秋季応用物理学会, 1a-ZQ-6 (2011.9.11-14).
- (7) 内田貴史, 竹中浩人, 篠原迪人, 有田正志, 藤原聡, 高橋庸夫: 二重量子ドット Si 単電子トランジスタにおける電子数変化による特性評価, 電子情報通信学, 電子デバイス研究会, ISSN 0913-568, 信学技報, vol.112, no.445, p.53-58 (2013.2.27-28).
- (8) 内田貴史, 竹中浩人, 吉岡勇, 有田正志, 藤原聡, 高橋庸夫: 二重量子ドット Si 単電子トランジスタにおける電子数変化による特性評価, 第 60 回春季応用物理学会, 29p-G9-5 (2013.3.27-30).
- (9) 内田貴史, 吉岡勇, 有田正志, 藤原聡, 高橋庸夫: 二重量子ドット Si 単電子トランジスタにおける少数電子系の結合容量の評価, 第 74 回秋季応用物理学会, 19p-C8-7 (2013.9.16-20).
- (10) 内田貴史, 吉岡勇, 佐藤光, 有田正志, 藤原聡, 高橋庸夫: マルチゲート二重量子ドット Si 単電子トランジスタのカップリング容量の制御, 第 61 回春季応用物理学会, 19p-F12-11 (2014.3.17-20).
- (11) 内田貴史, 吉岡勇, 佐藤光, 有田正志, 藤原聡, 高橋庸夫: マルチゲート Si 単電子トランジスタを用いた potential barrier の電圧制御, 第 75 回秋季応用物理学会, 17a-PA3-5 (2014.9.17-20).
- (12) 内田貴史, 吉岡勇, 佐藤光, 有田正志, 藤原聡, 高橋庸夫: Si マルチゲート二重量子ドット単電子トランジスタにおけるドット間結合の制御, 第 50 回応用物理学会北海道支部学術講演会, A-15 (2015.1.9-10).
- (13) 内田貴史, 吉岡勇, 佐藤光, 有田正志, 藤原聡, 高橋庸夫: パターン依存酸化法を応用した直列三重結合シリコン量子ドットの作製, 第 62 回応用物理学会春季学術講演会, 11p-A23-3 (2015.3.11-14).
- (14) 内田貴史, 佐藤光, 福地厚, 有田正志, 藤原聡, 高橋庸夫: 直列結合量子ドットデバイスの評価, 第 76 回応用物理学会秋季学術講演会, 14a-PB4-1 (2015.9.13-16).
- (15) 内田貴史, 佐藤光, 福地厚, 有田正志, 藤原聡, 高橋庸夫: Si 単電子トランジスタにおける Excited State への寄生 MOSFET の影響, 第 63 回応用物理学会春季学術講演会, 19p-P4-13 (2016.3.19-22).
- (16) 内田貴史, 福地厚, 有田正志, 藤原聡, 高橋庸夫: マルチゲート Si 単電子トランジスタの特性評価, 第 77 回応用物理学会秋季学術講演会, 14p-P6-2 (2016.9.13-16).

4. 特許
なし

以上