



Title	Ring-VCO-based ADC design for low-energy smart sensing devices [an abstract of dissertation and a summary of dissertation review]
Author(s)	SRIKRAM, Pitchayapatchaya
Citation	北海道大学. 博士(工学) 甲第15557号
Issue Date	2023-03-23
Doc URL	http://hdl.handle.net/2115/89864
Rights(URL)	https://creativecommons.org/licenses/by/4.0/
Type	theses (doctoral - abstract and summary of review)
Additional Information	There are other files related to this item in HUSCAP. Check the above URL.
File Information	Pitchayapatchaya_SRIKRAM_review.pdf (審査の要旨)



[Instructions for use](#)

学位論文審査の要旨

博士の専攻分野の名称 博士(工学) 氏名 SRIKRAM Pitchayapatchaya

審査担当者 主査教授 浅井 哲也
副査教授 末岡 和久
副査教授 葛西 誠也
副査准教授 富岡 克広

学位論文題名

Ring-VCO-based ADC design for low-energy smart sensing devices

(低電力スマートセンシングデバイスに向けたリング VCO 型 A/D 変換器の設計手法)

本学位論文における研究目的は、IoT センサの性能向上に向け、低電圧で動作する電圧制御発振器型・A/D 変換器を提案し、その電圧・周波数変換 (V-to-F) 特性の線形性を向上させることにある。同時に、改善された線形性を利用したパルスニューロン回路への適用手法を確立することである。本研究は、IoT デバイスの低電力化のみならず、センサ入力を解析する低負荷エッジ AI 機器の実現に寄与する。

本論文では、超低消費電力のスマート IoT センサに適した、新しいリング VCO 型 ADC アーキテクチャの開発について報告している。IoT センサのデータ取得には ADC(Analog-to-Digital Converter) が必要であり、デジタル回路を主に用いた電圧制御発振器 (Voltage controlled Oscillator:VCO) ベースの ADC を設計した。リング発振器というシンプルなデジタル回路構成で非常に効率的に実現できる。基本的にリングオシレータは、そのパルス周波数をカウントすることでデジタルコードを生成することができる。低エネルギー IoT デバイスは、CMOS 技術のスケールダウンの恩恵を受けることができ、動作電圧を下げることにつながる。したがって、電力損失を抑えることとなる。VCO 型 ADC は広く研究されており、その主な課題の 1 つは、電圧・周波数 (V-to-F) 変換特性の非直線性であることが知られている。これは、動作電圧は低下するが、トランジスタのしきい値電圧自体は大きく低下しないためである。さらに、低電圧での動作は、素子の動作電圧より V-to-F 特性の線形性に悪影響を及ぼす可能性がある。本論文の 1 つ目の成果は、IoT システムが周囲のエネルギー源によって供給電圧に制約を受けるリング VCO の線形 V-to-F 特性を改善したことである。完全擬似差動の電流印加型インバータ型遅延素子の線形 V-to-F 特性に対して基板バイアスを用いずに実現するために、相補バイアス電圧制御という新しい線形性改善技術にアプローチしている。相補バイアス電圧制御は、独立した電圧-電流 (V-to-I) 変換からなり、遅延素子の電流制御付きトランジスタに線形バイアス電流ソースとシンクの相補制御を提供する。さらに、最適なトランジスタサイズを選択することにより、良好な非直線性誤差を実現することができる。本論文の 2 つ目の成果は、将来の IoT センサーデバイスのサイズと総面積のコスト削減を促進することである。最初の貢献で観察したように、完全擬似差動の電流制御付きリングオシレータを簡素化することにより、トランジスタの数を減らしても、V-to-F チューニング特性の線形性に悪影響はない。

最後に、AI を用いた知的センサ・ネットワークに着想を得て、線形性技術を用いた完全擬似差動の電流制御付きインバータを基にした遅延素子を、その V-to-F の線形特性から ReLU 線形活性化

関数として機能させるパルスニューロン回路を提案した。さらに、シミュレーションによる解析評価により、プロセスばらつきによる非直線性の影響を示し、補償技術を提案した。提案した3つの成果はすべて、Cadence Spectre (Virtuoso Design Environment version IC6.1.8-64b) を用いて評価されている。TSMC 180nm CMOS 技術で設計された 0.5V 電源回路を用いたシミュレーションより、以下の結果を得た。

(i) 非線形性誤差の最大値は、4-stage ring-VCO で 0.24% 以下、8-stage ring-VCO で 0.49% 以下であった。

(ii) 通常 9 個以上の遅延セルが必要であるが、本提案では 4 段リング VCO のみで 8 相信号を生成可能である。

(iii) DNN に使用可能なパルスニューロン回路を MNIST の検証性能でベンチマークし、5 つのコーナーの平均検証精度が約 97% 以上であった。

以上を要するに、本論文は IoT デバイス向けの回路構成において、低電力・小面積な A/D 変換器の実現とその高精度化に寄与し、同様の回路要素でエッジ AI 実現に向けたパルスニューロン回路の構成手法を提案した。MNIST を用いた検証により本手法の有用性を実証した。よって、本論文は集積回路工学分野に大きく貢献するところであり、著者は北海道大学博士(工学)の学位を授与される資格があるものと認める。