



Title	アナログ・アダマール変換装置
Author(s)	佐野, 亮一; Sano, Ryoichi; 北島, 秀夫 他
Citation	北海道大學工学部研究報告, 89, 99-105
Issue Date	1978-11-02
Doc URL	https://hdl.handle.net/2115/41504
Type	departmental bulletin paper
File Information	89_99-106.pdf



アナログ・アダマール変換装置

佐野 亮一* 北島 秀夫* 黒部 貞一*

(昭和 53 年 3 月 31 日受理)

Analog Hadamard Transform Circuit

Ryoichi SANO Hideo KITAJIMA Teiichi KUROBE

(Received March 31, 1978)

Abstract

Orthogonal transforms, such as Fourier transform, Karhunen-Loève transform, Harr transform, and Hadamard transform, have recently been applied in communication and in pattern recognition for image processing and feature extraction. Since the Hadamard matrix is a matrix of elements plus and minus one, only real number additions and subtractions will be sufficient to calculate the coefficients of the Hadamard transform. That makes an order of magnitude speed advantage compared with the complex number Fourier transform.

In this paper a new type of Hadamard transform circuit is presented. With analog circuitry and serial input and output signals, only two summing amplifiers and one differential amplifier are required. Serial data are converted to parallel data and are distributed to the appropriate adder through analog switches controlled by Walsh-Function-like clocks. One of the sums is subtracted from the other to yield the Hadamard transform coefficients.

1. ま え が き

フーリエ変換, KL 変換, アダマール変換などの直交変換は, 通信や画像処理において有力な手段として用いられており, スペクトル分析, フィルタリング, 符号化, パターン認識等に幅広く応用されている。特にアダマール変換は, 変換行列が $+1$ 及び -1 の二値だけから構成されており, 基本的に実数の加算と減算だけで実行され剰算や除算を必要としない。このため高速演算が可能であり, アナログ, デジタルの各方式による種々の変換装置が発表されている^{1),2),3)}。

本報告では, 多入力の加算を一度に行なえるアナログ回路を利用し装置を単純化し, さらに, 入出力形式を直列方式とすることで演算部を共用する新しい回路構成法を示し, 筆者の試作したアナログ・アダマール変換装置による簡単な実験結果について述べる。

2. アナログ・アダマール変換装置の試作

2.1 原 理

ここでは一次元のアダマール変換について簡単に説明する。アダマール行列及びアダマール

* 電子工学科 電子回路講座

変換についての詳細は文献^{4),5),6)}を参照されたい。

アダマール行列はその要素が +1 又は -1 である正方行列であり、各行、各列は互いに直交している。N 次のアダマール行列を H_N で表わすとき、データ列 \mathbf{x} (x_1, x_2, \dots, x_N) のアダマール変換列 \mathbf{X} (X_1, X_2, \dots, X_N) は次式で与えられる。ただし、 \mathbf{x} 及び \mathbf{X} は列ベクトルである。

$$\mathbf{X} = \frac{1}{\sqrt{N}} \mathbf{H}_N \mathbf{x} \tag{1}$$

逆変換は (1) 式の左側から \mathbf{H}_N/\sqrt{N} を掛けることによって得られる。

$$\mathbf{x} = \frac{1}{\sqrt{N}} \mathbf{H}_N \mathbf{X} \tag{2}$$

変換、逆変換とも同一の演算で実行される。今回試作した装置では次の 8 次のアダマール行列を用いている。なお、“+”は“+1”を、“-”は“-1”を表わす。

$$\mathbf{H}_8 = \begin{bmatrix} + & + & + & + & + & + & + & + \\ + & - & + & - & + & - & + & - \\ + & + & - & - & + & + & - & - \\ + & - & - & + & + & - & - & + \\ + & + & + & + & - & - & - & - \\ + & - & + & - & - & + & - & + \\ + & + & - & - & - & - & + & + \\ + & - & - & + & - & + & + & - \end{bmatrix} \tag{3}$$

したがって、変換列 \mathbf{X} の各要素は入力データ列 \mathbf{x} の各要素を適当に加算又は減算することによって得られる。

2.2 装置の構成

本装置は入出力形式を直列方式とし、時間的に離散的なデータ列をとりあつかう。データの大きさはアナログ量としてあつかう。入力データ 8 個が確定するまでは変換要素を出力することはできないので、直列入力、直列出力を前提とする本方式では入力に対し出力は 8 クロックだけ遅れることになる。

アダマール変換を行なうには式 (1), (2) を実行する回路を実現すればよい。変換要素は入力




図-1 アナログ・アダマール変換ブロック図

データを適当に加減算して得られる。したがって、直並列変換された入力データ $x_1 \sim x_8$ をクロックパルスごとに、変換出力に対応した加算されるグループと減算されるグループとに振り分け、各グループごとに和をとり互いの差をとればアダマール変換が実行され、逐次変換要素が出力されることになる。ゆえに図-1のようにアナログアダマール変換装置を構成することができる。この装置は直並列変換部、データ振り分け部、演算部及び制御部から構成されている。以下、各部について説明する。

(1) 直並列変換部 16個のサンプル・ホールド回路と8個の2チャンネルアナログマルチプレクサより成っている。サンプル・ホールド回路はアナログメモリとして用いられ、8個ずつ2組に分けられている。この2組は一方が逐次サンプルを行なってデータを取り込んでおき、他方はすべてホールド状態になって演算部へデータを供給する。2組の各出力は、2チャンネルアナログマルチプレクサへ送られ、8クロックごとに切り換えられる。

(2) データ振り分け部 直並列変換された8個の並列データを変換要素に対応した加算グループと減算グループとに逐次振り分ける部分である。Walsh関数のように変化するクロックによって制御される8個の2チャンネルアナログマルチプレクサが用いられている。

(3) 演算部 演算部は2つの加算器と1つの減算器からできている。加算器、減算器ともにオペアンプを使用したごく一般的なものであり、各アンプのゲインは1である。減算器の出力は抵抗減衰器によって $1/\sqrt{8}$ にしてある。データ振り分け部で振り分けられたデータは、加算グループ減算グループごとに和をとる。ここで出力は反転するので減算器の(+)入力には減算グループの和を、(-)入力には加算グループの和を入力する。

(4) 制御部 リセット回路とクロックパルス発生回路から成る。リセット回路はオペアンプを用いたゼロクロスデテクタであり入力信号のゼロクロスでリセットパルスを発生する。基本サンプルクロックは周波数125kHzである。それを適当に分周し、ゲート回路を通すことで各スイッチ制御用クロックを発生している。クロックは、サンプル用5種、メモリ選択用1種、データ振り分け用7種を必要とする。このうち3種は、サンプル用とメモリ選択用に共通である。使用したクロックを図-2に示す。




図-2 コントロールクロックタイミングチャート

以上の各要素よりなる 8 次の 1 次元アダマール変換装置を試作した。

3. 装置の特性

3.1 直流入力に対する応答

表-1 は直流入力に対する変換出力の測定値である。表からわかるように直流分に相等する X_1 は $X_2 \sim X_8$ に比べ非常に大きくなっている。図-3 には各入力電圧に対する X_1 の値を示す。良い直線性が得られている。

表-1 直流入力に対する出力

INPUT	1.02	0.50	0.00	-0.50	-1.00 (V)
X 1	2.90	1.42	0.005	-1.40	-2.80 (V)
X 2	0.035	0.010	0.005	-0.005	-0.060 (V)
X 3	0.040	0.015	0.015	0.005	-0.055 (V)
X 4	0.035	0.010	0.005	-0.005	-0.055 (V)
X 5	0.015	-0.005	-0.010	-0.015	-0.065 (V)
X 6	0.030	0.010	-0.005	-0.005	-0.060 (V)
X 7	0.040	0.020	0.015	0.005	-0.050 (V)
X 8	0.035	0.015	0.010	0.005	-0.050 (V)

3.2 クロック雑音

写真-1 は 0 V 入力に対する出力波形とクロックである。写真-2 はそのときの差動増幅器の各入力端子における波形である。クロックの立ち下りで大きな雑音が生じている。この雑音はデータ振り分け部のスイッチ切り換え時に生ずるものである。図-4 (c) は使用したアナログスイッチの切り換え時に生ずる雑音を測定するための回路図である。図-4 (d) は測定結果の一例である。チャンネルがオンからオフに変化するときに特に大きな雑音を生ずることがわかる。この結果に基づき演算部の各加算器の入力端子に生じる雑音をモデル化したものが図-4 (a) である。図-4 (a) から各加算器及び減算器の出力に表われる雑音を求めたものが図-4 (b) である。ただし各スイッチの特性は等しいものと仮定している。以上から大部分の雑音は差動増幅器の入力で同相となり出力に表われないことがわかる。ただし X_1 の両端の雑音は消えず残ってしまう。図-4 (b) と写真-2 は同じ傾向を示しておりスイッチ素子の特性がそろえば X_1 の両端に生ずる以外の雑音は除去できる。ただクロックの変わり目以外では出力は安定であるから再サンプルすることでクロック雑音の影響を避けることが可能である。




図-3 アダマール変換装置出力特性 (X_1)




図-4(a) 振り分けスイッチにより各加算器入力に生ずる雑音




写真-1

上 出力 500 mV/DIV, 下 クロック
10 V/DIV, 4 μsec/DIV




写真-2

上 +入力, 下 -入力,
2 V/DIV, 10 μsec/DIV




図-4(b) クロックノイズのモデル





図-4(c)

図-4(d)

クロックノイズの測定例

3.3 各種波形のアダマール変換と逆換波形の観察

本装置が直並列変換部に二系列のアナログメモリを用いていること、又直列出力形式によって入力に対し出力が8クロック遅れることを利用して図-5に示すように配線することで、各波形の変換とその逆変換を同時に観測することができる。写真-3にこのようにして観測した波形を3種示す。いずれも変換された部分は凹波形であり、変換後の波形は同様の傾向を示している。この装置によってアダマール変換が実行され原波形が再現されることが確認された。




図-5 変換逆変換の観測ブロック図




写真-3(a)

上 入力, 下 出力, 500 mV/DIV,
20 μ sec/DIV




写真-3(b)

上 入力, 下 出力, 500 mV/DIV,
20 μ sec/DIV




写真-3(c)

上 入力, 下 出力, 500 mV/DIV,
20 μ sec/DIV

4. む す び

以上、アナログアダマール変換装置を試作し実験を行なったわけだが、アナログ方式を用いることにより簡単な回路構成でアダマール変換を実行することができた。又、入出力を直列方式として演算部を共用したことで多数の加算器を使用した場合に比べ出力のばらつきをおさえることが可能である。今回は直並列変換部にサンプルホールド回路によるアナログメモリを用いたためサンプリング周波数が最大125 kHzであり、テレビジョン信号の処理にはより高速化が望まれる。直並列変換部を高速化するためには、遅延線や CCD 等の利用が考えられ、今後、検討を要する。本装置は変換速度、クロック雑音等問題点も多いが、構成が簡単でリアルタイム処理が可能であることから、単純なパターン認識等の応用が期待できる。

なお、本研究は昭和52年度文部省科学研究費(一般研究C)の援助によるものである。

参 考 文 献

- 1) 芝田好章, 大平隆夫, 寺内 進: 「カラーテレビ信号直交変換 PCM 装置の試作」, 信学会通信方式研資, CS 70-47, 1970.
- 2) 宮田昌近, 吹抜敬彦: 「縦続形アダマール変換による画像伝送帯域圧縮」, 信学会通信方式研資, CS 71-9, 1971.
- 3) 大平隆夫, 松本邦男: 「デジタル方式 8 次アダマール変換による標準カラーテレビ信号符号化装置」, 信学会通信方式研資, CS 71-136, 1972.
- 4) Harmuth, H. F.: Transmission of information by orthogonal functions.
- 5) Pratt, W. K. Kane, J. Andrews, H. C.: Hadamard transform image coding, Pro. IEEE Vol. 57, No. 1.
- 6) 喜安喜市: Hadamard 行列とその応用 (その 1)~(その 5), 電子通信学会誌, Vol. 57, No. 1~No. 6.