



Title	グローバルシャッタCMOSテラヘルツイメージセンサとその画素ばらつき補正技術 [論文内容及び審査の要旨]
Author(s)	金澤, 悠里
Degree Grantor	北海道大学
Degree Name	博士(工学)
Dissertation Number	甲第15537号
Issue Date	2023-03-23
Doc URL	https://hdl.handle.net/2115/89716
Rights(URL)	https://creativecommons.org/licenses/by/4.0/
Type	doctoral thesis
File Information	Yuri_Kanazawa_abstract.pdf, 論文内容の要旨



学 位 論 文 内 容 の 要 旨

博士の専攻分野の名称 博士（工学） 氏名 金澤 悠里

学 位 論 文 題 名

グローバルシャッター CMOS テラヘルツイメージセンサとその画素ばらつき補正技術
(Design Methodology of a Global-Shutter CMOS THz Imager and its Calibration Technique)

テラヘルツ波とは、0.3THz から 30THz の周波数帯に位置する電磁波の総称である。テラヘルツ波は光波と電波の中間波長帯に位置することから、光波としての直進性と、電波としての透過性を併せた特性をもつ。そのため、その直進性からテラヘルツ波を用いた撮像（イメージング）を行うことが可能であり、かつ、その透過性から構造物の内部を透かし見ることが可能である。そのため、テラヘルツ波は非破壊検査技術に利用することが可能であり、これは主要なテラヘルツ波アプリケーションのひとつである。また、物質によりテラヘルツ波帯の吸収ピークは異なり、この物質ごとに異なる吸収特性は、指紋スペクトルと呼ばれている。これを利用することでテラヘルツ波による分光分析を行うことが可能である。透過性イメージングとテラヘルツ分光を組み合わせることで、非破壊での秘匿物質の検出および同定が可能である。

従来、テラヘルツ波帯には「テラヘルツギャップ」と呼ばれる検出デバイスの欠如が存在していた。今日では様々な検出デバイスが提案されているものの、コスト面や生産性において実用・商用の領域には達しておらず、その発展は研究領域にとどまっている。テラヘルツ波検出デバイスとして、ボロメータやオンチップアンテナの利用が多く提案されている。ボロメータは測定対象から発せられた赤外光を吸収・発熱することで、その抵抗変化を電氣的に読み出す素子である。ボロメータは吸収材の素材によって検出可能帯域幅を広く設定することも可能である一方で、テラヘルツ波を熱に変換して検出するその特性上、感度と応答速度の間にトレードオフが存在する。オンチップアンテナは半導体チップ上に集積したアンテナの総称であり、オンチップアンテナを用いたテラヘルツ波検出器では、テラヘルツ波を電波として受信したうえで検波回路によりその検出を行う。一般にアンテナの寸法は対象とする電磁波長によって決まり、テラヘルツ波帯の電磁波に向けた設計を行うと数十～数百 μm 程度の寸法となる。このサイズ感は半導体チップ上に集積するのに適切であり、また、検波回路も同チップ上に集積可能である。検波回路には MOSFET を用いた二乗検波回路が用いられる。オンチップアンテナと MOSFET はともに標準的な CMOS プロセスで集積することが可能であるため、安価にモノリシックなデバイスを構成することが可能である。また、アンテナと検波回路によるテラヘルツ波検出は、ボロメータと比較して高い応答速度を持つ。

本研究ではテラヘルツ波の実用化に向けて、テラヘルツギャップを超える安価で生産性に優れたテラヘルツイメージセンサの構成を主題とした。単一のテラヘルツ波検出器ではなくイメージセンサの形式をとることで、先述したイメージングによる強力なアプリケーション利用が可能となる。設計したテラヘルツイメージセンサにはピクセル並列アーキテクチャを採用することで、動体撮像時に歪みが発生しないグローバルシャッター撮像を可能にした。試作テラヘルツイメージセンサは $32 \times 32 = 1024$ ピクセルをもち、最大 400 フレーム毎秒でのグローバルシャッター撮像動作が確認された。このテラヘルツイメージセンサのさらなる応用として、その高速動作を生かしたピクセルシフトによる超解像撮像が挙げられる。これは、イメージセンサチップをリニアステージにより駆動

し複数回の撮像を行うことで、撮像結果の空間解像度を大幅に高めることが可能な技術である。ピクセルシフト撮像の結果をより正確で鮮明なものにするためには、イメージセンサチップの各画素がもつ製造ばらつきを抑制する必要がある。画素ばらつきには大きく分けて、オフセットばらつきと利得ばらつきが存在する。オフセットばらつきは、イメージセンサに光(テラヘルツ波)が入射していない状態における各画素値のばらつきである。このようなばらつきは、可視光 CMOS イメージセンサでも用いられる相関二重サンプリング (CDS: Correlated Double Sampling) を適用することで抑制可能である。利得ばらつきは、イメージセンサに光(テラヘルツ波)が入射した場合の各画素の応答特性のばらつきである。これは CDS によって除去することができず、従来は対処することができなかった。本研究ではこれらの画素ばらつきの要因をトランジスタレベルで詳細に解析することで、その抑制方法を提案した。画素ばらつきの抑制は、既に試作したテラヘルツイメージセンサの出力値を後処理によって抑制する手法と、次期試作に向けて画素回路の改良を行う手法の、2通りのアプローチを行った。後処理による画素ばらつき抑制では、試作したテラヘルツイメージセンサの画素 256 個 (1024 個の画素のうち 1/4 に相当・内部構造的に 256 個の画素が 1 グループとして扱われる) に対して、それぞれの応答特性を測定しそれらのばらつきが後処理によって 85.7% 抑制可能であることを示した。また、画素回路についてトランジスタレベルのシミュレーション解析を行った結果、画素回路に含まれる特定の MOSFET が画素ばらつき (オフセットばらつきと利得ばらつきのそれぞれ) に大きな影響をもつことが分かった。この結果を踏まえて、画素回路に含まれる MOSFET のうち、そのばらつきが画素特性ばらつきに比較的大きな影響を与えるものを選定し、それらの製造にともなう閾値電圧ばらつきを抑制可能な新たな画素回路を提案した。従来型の画素回路には 8 個の MOSFET が含まれているが、このうちオフセットばらつきに関与する MOSFET ひとつと、利得ばらつきに関与する MOSFET ひとつ、計 2 つの MOSFET を閾値電圧ばらつき補正の対象とした。従来型の画素回路と比較して、新型の画素回路では主に 2 つのキャパシタと 4 つのスイッチを追加するのみで、これら 2 つの MOSFET の閾値電圧ばらつきを強力に補正することが可能になる。また、この補正手法はテラヘルツイメージセンサでの利用にも適しており、すべての画素回路において同時に補正動作を行うことが可能である。閾値電圧ばらつき補正の結果、4 つのコーナー条件 (FF/FS/SF/SS コーナー) と Typical 条件の計 5 条件下すべてにおいて、画素特性のばらつきが大幅に抑制された。特に閾値電圧ばらつき補正を行わなかった場合に画素特性のばらつきが最大であった SF コーナー条件下では、提案手法による補正を行うことで画素特性のばらつきが 89.7% 抑制された。各コーナー条件下における画素特性ばらつきの抑制は、単一のイメージセンサチップにおいて高精度な撮像が可能になることを意味している。また、これら 5 つの条件下における画素の過渡応答特性をシミュレーションにより解析し比較した結果、未補正の場合と比べてその過渡応答波形の類似性が大きく高まることが分かった。この結果は、複数のイメージセンサチップを試作した際に、それらの特性がより近いものになることを示唆する。提案した新型画素回路を用いることで、単一のイメージセンサとしての性能が向上するだけでなく、イメージセンサを量産した際には各イメージセンサ間の性能差が抑制され、その歩留まりが向上する見通しを得た。