



HOKKAIDO UNIVERSITY

Title	Research on Ultra-Long Lifetime Development for Nano-Silicon Semiconductor Device Implementation [an abstract of dissertation and a summary of dissertation review]
Author(s)	中島, 博臣
Degree Grantor	北海道大学
Degree Name	博士(工学)
Dissertation Number	甲第16338号
Issue Date	2025-03-25
Doc URL	https://hdl.handle.net/2115/94911
Rights(URL)	https://creativecommons.org/licenses/by/4.0/
Type	doctoral thesis
File Information	Hiroomi_Nakajima_abstract.pdf, 論文内容の要旨



学 位 論 文 内 容 の 要 旨

博士の専攻分野の名称 博士（工学） 氏名 中島 博臣

学 位 論 文 題 名

Research on Ultra-Long Lifetime Development for Nano-Silicon Semiconductor Device Implementation

(ナノ Si 半導体素子実装に向けた超長寿命化の研究)

電子素子技術は高速スイッチングなどの単なる性能向上だけでなく、素子寿命の向上が重要な牽引力となって進化して来た。例えば、真空管素子のカソードやその後の半導体素子への移行も、寿命という観点から促進された。また、照明技術においても、電球から蛍光管、さらには半導体 GaN による LED へと寿命の観点から進化を遂げている。このように、寿命の向上は技術革新の縁の下の役割気味の地味な研究に思われがちだが、実は技術革新の牽引力となって来た。一方、LSI(Large Scale Integration) の高集積化に伴う素子サイズ縮小は素子内の電界を増大させ、エネルギーの大きい電子が格子欠陥を作り、結果デバイスが壊れていくホットキャリア効果を増大させ、寿命延長に対しマイナスの効果が大きくなり、結果として素子サイズ縮小と素子寿命はトレードオフの関係となっていた。本研究では、LSI における DRAM(Dynamic Random Access Memory) のキャパシターレス化を目指した技術、Floating Body Cell (FBC) の超長寿命化に取り組み、FBC 動作時は基板浮遊効果によりボディ電位が 0.7V となり、ゲート電圧 V_g とドレイン電圧 V_d の差が小さくなることを発見し、ホットキャリアが抑えられ、FBC では素子寿命が 50 年持つことを提示した。

一般的な DRAM では電氣的な 1 状態と 0 状態を作り出すため、個々のセルトランジスタに直結した数十フェムトファラッド程度のキャパシターが必要である。一方、キャパシターレス DRAM にはいくつかの種類が提案され開発されて来たが、FBC(floating body cell) は、キャパシターを一切使用しない MOS(Metal-Oxide-Silicon) のみの DRAM である。そのため FBC は MOS の縮小によってのみ縮小できる LSI であり、そのシンプルな構造が故、今後の発展が有力視されている。FBC ではインパクトイオン化により発生したホットホールを SOI(Silicon on Insulator) 特有の埋め込み酸化膜により、基板から電氣的に絶縁されたチャンネル領域に貯める事により、キャパシターが無くとも電氣的に 1 状態と 0 状態を作りだし、DRAM を構成している。インパクトイオン化を利用するその構造上、FBC ではホットキャリア (Hot Carrier) の影響を受けやすく、メモリーとしての寿命に懸念が有った。さらに FBC の実現に向けては、SOI-MOS と呼ばれる構造的・動作的特性から、通常の MOS とは異なる物理現象の影響が有り、特に、基板浮遊効果や自己発熱効果は SOI 特有の現象であり、FBC の動作や劣化に影響を与える可能性がある。特に本研究では、HCI(Hot Carrier Instability) の視点から FBC の実験的研究を行い、通常 10 年と言われている DRAM の世界で、最終的には SOI 特有の基板浮遊効果により 50 年動作を保証した FBC を完成した。

本論文の構成は以下の通りである。

第 1 章において、本研究の背景と動機について説明した。ここでは通信への活用から始まった真空管から、演算素子 (Logic) と記憶素子 (Memory) からなる LSI へと繋がる電子を使った素子の流れ、MOS 型トランジスタが現在の LSI を構成するに至った経緯をまとめた。さらに MOS 型トランジスタの問題点であるホットキャリア効果と、MOS トランジスタの素子縮小の関係についてま

とめた。

第2章において、個々のセルトランジスタに数十フェムトファラッド程度のキャパシターが直結された一般的な DRAM について説明した後、SOI-MOS トランジスタについて説明し、SOI-MOS トランジスタを用いた突然変異的進化形であるキャパシターレス DRAM、FBC の動作原理について説明した。

第3章において、今回研究対象である FBC の仕様についてまとめた。

第4章において、FBC におけるホットキャリア効果の測定方法についてまとめた。その際、一般的な MOS トランジスタにおけるホットキャリア効果の $I_{sub\ max}$ (基板電流最大) モデルについて説明した。一般的な MOS トランジスタにおける基板電流は SOI-MOS トランジスタではボディ電流である事を図面を用いて説明し、ボディ電位 0V での FBC における $I_{sub\ max}$ 条件の確認、 $I_{sub\ max}$ 条件下での読み出し時ドレイン電流 I_d の時間変化の書き込み時ドレイン電圧 V_d (ストレス条件) 依存性の確認、 I_d の劣化量が 10 % となる時間とその時の V_d の分布図より、 I_d 劣化量が 50 年で 10 % となる V_d を予測するルーティーンについてまとめた。その際、一般的に半導体のホットキャリア Life Time は電源電圧の逆数の指数に比例するモデルを利用していることについて説明した。

第5章において、実際の測定結果について考察した。FBC ではボディ電位 0V での $I_{sub\ max}$ 条件では、2.3V という 1 書き時のドレイン電圧では読み出し時ドレイン電流 I_d の劣化量が 50 年で 10 % 以上となった事をまとめた。

第6章において、FBC の実仕様ではボディ電位はフローティング状態である事を反映し、ボディ電位はフローティング状態でのホットキャリア効果の測定結果についてまとめた。SOI-MOS でのホットキャリア効果については、ホットキャリア効果最大条件は Bulk-MOS 同様に $I_{sub\ max}$ 条件を主張するグループと、SOI では Bulk-MOS とは違い、ゲート電圧 V_g =ドレイン電圧 V_d 条件との報告もあり、ボディ電位フローティング状態での $I_{sub\ max}$ 条件とボディ電位フローティング状態での V_g = V_d 条件での測定を行った。結果、FBC では V_g = V_d 条件がホットキャリア効果最大条件である事、 V_g = V_d 条件でゲート幅 W がセル実仕様である $0.18\mu m$ の時、2.3V という 1 書き時のドレイン電圧で、読み出し時ドレイン電流 I_d の劣化量が 50 年で 10 % という最終的な目標を達成した事を確認した。ボディ電位フローティング状態でホットキャリア効果が改善したモデル構築のため、 I_d - V_g 曲線のボディ電位存性を確認した。結果、ボディ電位 0.7V の場合とボディ電位フローティング状態での I_d - V_g 曲線が一致した事によって、フローティングボディ状態でのボディ電位が 0.7V になっていることを突き止め、SOI-MOS でのフローティングボディ効果によるボディ電位の上昇が SOI-MOS のボディ中の電界を緩和し、ホットキャリア効果の改善に至った事を発見した。

第7章において、ゲート幅 W がセル実仕様である $0.18\mu m$ のように小さくなった場合にホットキャリア効果が改善する電界回り込み効果について説明した。

第8章では、本研究の総括を行い、今回のフローティングボディ効果による特性改善は真空管におけるカソードの導入に匹敵する効果で有る事も説明した。