トランジスタ多段回路の遅延時間および立上り時間の相加性について

黒部, 貞一; 安住, 和彦

北海道大學工學部研究報告, 1971, 59, 39-43

Permalink : https://hdl.handle.net/2115/41024

このアイテムのアクセス数:1,337件（2026-02-15 11:32 集計）

ファイル	フォーマット	サイズ	閲覧回数	説明
59_39-44	pdf	214 KB	2,020

アクセス権	open access
URI	https://hdl.handle.net/2115/41024
タイトル	トランジスタ多段回路の遅延時間および立上り時間の相加性について
タイトル	Additivity of Delay Time and Rise Time in Multistage Transistor Circuits
著者	著者名黒部, 貞一 Kurobe, Teiichi
著者	著者名安住, 和彦 Azumi, Kazuhiko
言語	日本語
発行日	1971-03-10
出版者	北海道大学
出版者	Hokkaido University
収録物名	北海道大學工學部研究報告
収録物名	Bulletin of the Faculty of Engineering, Hokkaido University
巻(号)	59
ページ	39-43
資源タイプ	紀要論文
出版タイプ	Version of Record
PISSN	0385-602X
NCID	AN00230223