集積回路の最適設計法について : MOS4素子メモリの最適設計

阿久津, 孝雄; 下野, 哲雄; 小川, 吉彦他

北海道大學工學部研究報告, 1975, 77, 79-89

Permalink : https://hdl.handle.net/2115/41309

このアイテムのアクセス数:947件（2026-02-15 13:15 集計）

ファイル	フォーマット	サイズ	閲覧回数	説明
77_79-90	pdf	441 KB	900

アクセス権	open access
URI	https://hdl.handle.net/2115/41309
タイトル	集積回路の最適設計法について : MOS4素子メモリの最適設計
タイトル	Optimization of IC : Optimization of MOS 4-Transistor Memory
著者	阿久津, 孝雄 ; 下野, 哲雄 ; 小川, 吉彦 ; 黒部, 貞一
著者名阿久津, 孝雄 Akutsu, Takao
著者名下野, 哲雄 Simono, Tetsuo
著者名小川, 吉彦 Ogawa, Yoshihiko
著者名黒部, 貞一 Kurobe, Teiichi
言語	日本語
発行日	1975-10-04
出版者	北海道大学
出版者	Hokkaido University
収録物名	北海道大學工學部研究報告
収録物名	Bulletin of the Faculty of Engineering, Hokkaido University
巻(号)	77
ページ	79-89
資源タイプ	紀要論文
出版タイプ	Version of Record
PISSN	0385-602X
NCID	AN00230223