HUSCAP logo Hokkaido Univ. logo

Hokkaido University Collection of Scholarly and Academic Papers >
工学研究科  >
北海道大学工学部研究報告 = Bulletin of the Faculty of Engineering, Hokkaido University >
No.57 >

トランジスタ論理回路の遅延時間について

フルテキスト
57_141-152.pdf538.92 kBPDF見る/開く
この文献へのリンクには次のURLを使用してください:http://hdl.handle.net/2115/40995

タイトル: トランジスタ論理回路の遅延時間について
その他のタイトル: Delay Time of Transistor Logic Circuits
著者: 安住, 和彦 著作を一覧する
黒部, 貞一 著作を一覧する
発行日: 1970年10月31日
出版者: 北海道大学 = Hokkaido University
誌名: 北海道大學工學部研究報告 = Bulletin of the Faculty of Engineering, Hokkaido University
巻: 57
開始ページ: 141
終了ページ: 152
資料タイプ: bulletin (article)
URI: http://hdl.handle.net/2115/40995
出現コレクション:No.57

 

本サイトに関するご意見・お問い合わせは repo at lib.hokudai.ac.jp へお願いします。 - 北海道大学