HUSCAP logo Hokkaido Univ. logo

Hokkaido University Collection of Scholarly and Academic Papers >
工学研究科  >
北海道大学工学部研究報告 = Bulletin of the Faculty of Engineering, Hokkaido University >
No.59 >

トランジスタ多段回路の遅延時間および立上り時間の相加性について

フルテキスト
59_39-44.pdf214.54 kBPDF見る/開く
この文献へのリンクには次のURLを使用してください:http://hdl.handle.net/2115/41024

タイトル: トランジスタ多段回路の遅延時間および立上り時間の相加性について
その他のタイトル: Additivity of Delay Time and Rise Time in Multistage Transistor Circuits
著者: 黒部, 貞一 著作を一覧する
安住, 和彦 著作を一覧する
発行日: 1971年 3月10日
出版者: 北海道大学 = Hokkaido University
誌名: 北海道大學工學部研究報告 = Bulletin of the Faculty of Engineering, Hokkaido University
巻: 59
開始ページ: 39
終了ページ: 43
資料タイプ: bulletin (article)
URI: http://hdl.handle.net/2115/41024
出現コレクション:No.59

 

本サイトに関するご意見・お問い合わせは repo at lib.hokudai.ac.jp へお願いします。 - 北海道大学